Other Parts Discussed in Thread: ADS1271 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/611677/ads1271-regarding-sclk-period-of-ads1271 器件型号: ADS1271 尊敬的先生…
Other Parts Discussed in Thread: ADS1271 大神们好:
我在查看ADS1271的手册的时候,发现手册中写到,clk的最大值为27MHz,而用SPI接口从AD中拿数据的sclk的最大值为clk,我想请教一下,如果SPI接口的sclk要大于clk,则芯片还能正常工作么?会如何?
Other Parts Discussed in Thread: ADS1271 , ADS127L01 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/834682/ads1271-behavior-above-specs 器件型号: ADS1271 主题中讨论的其他器件…
Other Parts Discussed in Thread: ADS1271 大神们好:
我正在做一个数据采集系统,测试了一个方案,即10片ADS1721以菊花链的方式串联,前级的DIN接后级的DOUT,然后以SPI模式读取数据,后端用matlab进行数据解析。焊接完毕之后,我依次给每一路ADC加上正弦信号,通过数据解析,可以得知每一路的信号均能正常从后端解析出来,但是,有一个严重的问题让我百思不得其解,从解析结果来看,每隔5秒左右,就会产生持续一段时间的数据错位,仿佛是A路的信号被耦合到了B路上…