搜索提示
找到 166 个结果 查看 问题 帖子 排序依据

  • ADS1271,读写时序问题？

    Other Parts Discussed in Thread: ADS1271 我正在用FT2232H结合MATLAB API DLL读取ADS1271数据，配置FORMAT模式为SPI模式，FT2232H不支持GPIO沿触发，支持SPI。考虑过外加FPGA或者CPLD，但是USB数据通信比较麻烦，所以暂时不考虑。想在外面通过逻辑电路来实现数据无丢读取，因为我采集的是交流信号，不允许数据丢失。请问有没有办法实现。

  • 关于ads1271的问题

    Other Parts Discussed in Thread: ADS1271 我在调试ADS1271的时候,开始读出数据很好,调着调着,就读不出数据了,单步调试,发现nRDY引脚，始终为高，重新上电，也无法解决。于是更换一片ads1271，可是调试一会儿，又发生了这种情况。不知道是哪的问题？
    • Answered

  • ADS1271 时序问题

    已解决
    Other Parts Discussed in Thread: ADS1271 我把MODE接高电平 FORMAT接地工作在SPI低功耗模式下。当PDWN管脚接高电平时，发现RDRY、DOUT管脚均有波形输出。 请问: 1、当PDWN管脚为高电平时，ADC转换就启动了； 2,是不是没有SCK，DOUT也可以输出有效数据。 3、我用的是单片机的SPI口和其连接，应该如何操作，才能实现ADC数据的有效读取？？

  • ADS1271输出不正常

    Other Parts Discussed in Thread: ADS1271 我使用单片机与单ads1271通信，不论输入电压是多少，输出均是0x7FFFFF。我是在DRDY引脚下降沿的IO中断里开始读数据。 DRDY在SCLK的第一个下降沿处恢复高电平。 DOUT的图形就是0x7FFFFF 输入(AINP − AINN) ：0--2V。
    • Answered

  • ADS1271问题

    已解决
    Other Parts Discussed in Thread: ADS1271 我在AVDD为5V，DVDD为3.3V，工作频率为25M，SCLK为6.25M，Frame_Sync模式的情况下使用ADS1271，模拟输入端为零时输出数据的高几位（大概是D23到D12）为什么总是高电平？理论上只有最高位才有可能是高电平的么。

  • RE: OPA1632DR与ADS1271使用时OPA1632发烫，且会出现一定脉宽的偏移量。

    是不是OPA1632的功耗太大引起的，可以用THS5424，最后问题解决没有？

  • ADS1271 数据输出不对

    Other Parts Discussed in Thread: ADS1271 ADS1271按上图连接，参考电压为2.5V，CLK为27M，SCLK为6.75M，SYNC接高电平。 问题1 是DRDY信号平时为低，数据转换完毕来个高电平； 问题 2 是数据输出一直为FF FF FF 请问这是什么原因？
    • Answered

  • RE: 关于多片ADS1271数据不稳定问题

    已解决
    楼主，你好，请问你的6片ads1271的主时钟是共用一个时钟源吗，通过什么来产生时钟的，可以告诉我吗？谢谢
    • Answered

  • 关于ADS1271初始化的问题。

    已解决
    Other Parts Discussed in Thread: ADS1271 最近一个周用FPGA写一个读取一个ADS1271数据的程序。按照芯片手册上的初始化的理解，我先将SYNC_N用引脚拉低500个时钟周期，然后再将其拉高。可是DRDY_N一直是高电平，未能使能输出数据。请问这是由于初始化的脉冲宽度小了么？还是根本就是我的理解有错误。
    • Answered

  • ADS1271 读数不稳定，怎么解决？

    已解决
    Other Parts Discussed in Thread: ADS1271 刚接触 ADS1271，发现读出的数据有 2000个码的波动，就算把 AINP、AINN 全部短接到 VREFP 上也还是有 200个码的波动，用的基准是 ADR361(2.5V)，AVDD接模拟 5V，DVDD接数字 3.3V，AGNG与DGND在板子上用 0Ω电阻接起来，求专家帮忙看看我这个电路有没有什么问题？

未找到您搜索的内容？发布一个新问题吧。