搜索提示
找到 663 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] ADS1278：低速模式下为1 μ A、、器件以菊花链形式连接、总共连接88个通道。如果采样率为5K、此设计能否正常工作？ 2、如何生成&#39；CLK#39；时钟和#39；SCLK#39；时钟？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 您可以在 CLK=12.8MHz 和 SCLK=16MHz 的情况下运行 ADS1278、但您将无法满足数据表中的噪声性能要求。 此外、如果查看 FFT、由于时钟之间的关系不理想、您将看到很多额外的噪声。 为了获得数据表噪声性能、 fSCLK/fCLK 比率应该为1、1/2、1/4、1/8。 您可以在16MHz 下运行 SCLK 和 CLK、但输出数据速率将为6250sps…

  • ADS1278 无DRDY 输出

    现象描述如下： 1. ADS1278 的供电5V、3.3V、1.8V输入正常 2. ADS1278 晶振使用12MHZ 3.模式配置：MODE[1:0]：[1,0]，选择低功耗模式 4.模式配置：FORMAT[2:0]:[0,0,1]选择SPI TDM模式 FIX模式 问题：处理器周期发出同步信号SYN，DRDY信号应该会有下降沿输出(数据准备好)，现在DRDY一直维持高电平；但在处理器初始化后没有启动AD采集之前，即没有发出SYN负脉冲，DRDY却输出周期性正脉冲。

  • [参考译文] ADS1278：-需要缓冲放大器

    Other Parts Discussed in Thread: ADS1278 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/591514/ads1278---buffer-amp-necessity 部件号： ADS1278 您好！ 我最近开始在一个开发板上工作…

  • ADS1278 EVM download failed

    Other Parts Discussed in Thread: ADCPRO 评估板上电后，打开ADCpro，加载ADS1278EVM插件，显示： "Locating Binary file" "Reading binary file" "USB connection established" "Firmware downloading" "Download failed..reset the hardware"…

  • ads1278评估板

    Other Parts Discussed in Thread: ADS1278 尊敬的TI工程师，你们好，请问下图测出来的结果是正确的吗？图中的柱状图代表什么？表中ENOB一栏的的值是利用那一栏的值计算出来的，怎么算？谢谢
    • Answered

  • RE: [参考译文] ADS1278：高分辨率模式下的ADS 1278数据输出速率

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好Siva： 感谢您的帖子！ 您提到的延迟(tNDR)是数字过滤器在/sync拉高后输出已结算数据所需的设置时间。 /sync保持为低电平时，转换将停止，数字滤波器将完全重置。 您只需对/sync引脚执行一次脉冲，即可同步多个ADS1278器件的转换。 在正常操作期间，/sync可以保持高，以便ADC可以连续转换。 新数据将以配置的数据速率输出(即 52 kSPS)。…
    • Answered

  • RE: 关于ads1278的CLK和SCLK

    已解决
    只有CLK的话，OUT都不能输出数据了，那DRDY应该是没输出的。

  • ADS1278数据输出引脚Dout1有脉冲输出

    Other Parts Discussed in Thread: ADS1278 ADS1278配置成SPI TDM模式，CLK时钟24MHz，在SCLK没给时钟的情况下，用示波器观察Dout1管脚就不规则脉冲输出，宽度大约6us，周期不定。另外DRDY有规律性脉冲输出，宽度大约50ns，间隔60us，请问这是什么情况？
    • Answered

  • [参考译文] ADS1278：未使用的模拟输入引脚

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/581496/ads1278-unused-analog-input-pins 部件号： ADS1278 数据表中没有关于如何处理未使用的模拟输入引脚的建议。 我计划将未使用的模拟输入引脚接地。 这样可以吗…

  • RE: [参考译文] TMS320C6713：ADS1278的 McASP TDM 配置问题

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Randy、 是的、这是正确的、但在 TDM 模式下、位数/时隙*时隙数必须等于位时钟/ TDM 帧的总数。 ADS1278在高速模式下需要256位时钟/ TDM 帧、并将每个 TDM 时隙作为24位字提供、不会平均分为256。 因此、我唯一看到处理这种情况的方法是使用具有6个有效插槽的8槽 TDM、该插槽的大小为32位。 这将为我提供适当数量的位/时钟/ TDM 帧。 缺点是…

未找到您搜索的内容？发布一个新问题吧。