Other Parts Discussed in Thread: ADS1299 各位德友好,
我最近在调试ADS1299的芯片,用的EVM上半部分,主MCU是自己开发的。
在设置采样率的时候,当我设为250SPS(0x96)是可以用的,DRDY接到示波器上能看到明显得4ms一次的下降沿波形,但是当我调到1000SPS(0x94)的时候,DRDY得波形就有问题了。(但是完全用官方评估板和官方自带Labview软件调至1000时是可以用的)。求有经验的朋友帮忙分析分析。谢谢!
图1——250采…
The settling time depends on fCLK and the decimation ratio (controlled by the DR[2:0] bits in the CONFIG1 register), settling time
与fCLK和寄存器DR[2:0] bits有关。
Other Parts Discussed in Thread: ADS1299 , ADS1299EEGFE-PDK 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/743115/ads1299eegfe-pdk-ads1299-pdk-software…