搜索提示
找到 40 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: 请教ADS1672的参考电平VREF滤波问题

    已解决
    Ads1672得到的24位数据怎么处理，有没有符号位？谢谢！
    • Answered

  • [参考译文] ADS1672：是否有特殊的 CLK 电源引脚#39；s？

    已解决
    Other Parts Discussed in Thread: ADS1672 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/732633/ads1672-are-there-special-clk-supply-pin-s 器件型号： ADS1672 …
    • Answered

  • RE: [参考译文] ADS1672：MAX11212aeub 的替代产品？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Antonio、 感谢您的发帖！ 由于分辨率(24b 与18b)、采样速度(625kSPS 与120SPS)、功率(350mW 与0.8mW)或引脚排列(64与10)的差异、我认为 ADS1672不适合替代 MAX11212。 也许 ADS1130或 ADS1131更合适：18B、80SPS、2.9mW (3V)、16引脚。 可通过以下链接找到其他选项： www…
    • Answered

  • [参考译文] ADS1672：时钟抖动

    已解决
    Other Parts Discussed in Thread: ADS1672 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/636621/ads1672-clock-jitter 部件号： ADS1672 您好， 我收到客户关于ADS 1672时钟抖动的问题…
    • Answered

  • [参考译文] ADS1672：交流PSRR

    已解决
    Other Parts Discussed in Thread: ADS1672 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/627633/ads1672-ac-psrr 部件号： ADS1672 您好， 我正在寻找ADS 1672的以下性能特征。 ・PSRR与频率…

  • 请教ADS1672开发板的问题

    Other Parts Discussed in Thread: ADS1672 第一次用这种AD芯片，买了个开发板，发现，开发板母板上没有晶振。请教几个问题。 1。母板上用的时钟是SCLK作为源时钟吗？ 2、如果用FPGA采集AD1672，如何保障FPGA时钟同1672时钟一致？ 3、如果使ADS1672以250K的采样速率工作，该如何操作，哪个管脚是TRIGGER？ 请不吝赐教。

  • 关于ADS1672

    Other Parts Discussed in Thread: ADS1672 请问ADS1672用哪种双端输入双端输出的PGA匹配。要求使用数字控制增益，最好是1、2、3、4、5、6...等等。
    • Answered

  • RE: [参考译文] ADS1672：最大系统时钟频率

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好，Mike： ADS1672主时钟的额定频率最大为20MHz，它实际上在第7页上定义为tCLK，具有最小周期(1/最大频率)。 虽然ADS1672可能与24.576MHz时钟配合使用，但我们无法保证您可以从该器件中获得何种性能。
    • Answered

  • RE: [参考译文] ADS1672：时钟信号出现在输入引脚处

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好，Ramakrishna， 感谢您的帖子！ 您可能实际看到的是由 Δ-Σ 调制器的开关电容器采样级产生的电压瞬变。 ADS1672没有高输入阻抗，因此每个采样将消耗一些瞬时电流来为内部采样电容器充电。 这会导致调制器采样频率输入之间的瞬时电压降。 在该设备中，外部CLK输入直接控制采样频率，因此它们应该是同步的。 您可以通过探测CLK和输入引脚(AINP，AINN)…
    • Answered

  • [参考译文] ADS1672：时钟的绝对最大电压(CLK)

    已解决
    Other Parts Discussed in Thread: ADS1672 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/571515/ads1672-absolute-maximum-voltage-for-clock-clk 部件号： ADS1…

未找到您搜索的内容？发布一个新问题吧。