Answered

• RE: [参考译文] ADS4122：CLKOUP/M 处于复位模式

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Yuto： 很抱歉耽误您的时间、是的、正确。 器件其余部分将所有寄存器清除为默认状态。 此致、 Rob

  • 4 个月前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)
Answered

• RE: [参考译文] ADS4122：使用单端时钟时的 VCM 连接

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Shota、您好！ 使用单端输入时、请遵循数据表中有关连接 VCM 和 CLKM 的要求。 如果悬空、则会导致时钟出现问题。 此致、 Geoff

  • 11 个月前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)
Answered

• RE: [参考译文] ADS4122：ADS4122 DRGND 连接

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Zeev、 我们不建议使用分离的模拟和数字接地。 但是、如果您被迫进入这种情况、我会将 ADC 的数字部分保持在数字接地上、因为我假设数字输出会连接到 FPGA 或类似的连接到数字接地。 这样、您将最大限度地减小电路板该部分的接地环路。 此外、我会在模拟和数字接地层之间的 ADC 附近添加几个连接点、以便将两者连接在一起。 通常、您会发现需要执行此操作才能使接地回路电流自行解决问题…

  • 1 年多前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)
Answered

• RE: [参考译文] ADS4122：ADS4122 LVDS 时钟驱动器

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Zeev、 对于 LVDS 时钟输入、是的、这些交流耦合电容器的 ADC 侧需要一个100 Ω 终端。 请参阅 数据表第9.2节"典型应用"(第72页)中的以下内容： 此致、Chase

  • 2 年多前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)
Answered

• RE: [参考译文] ADS5296A：ADS5296A - LVDS 时钟驱动器

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Zeev、 感谢您与 TI 联系。 让我来解释一下上述电路为什么具有如图所示的端接。 LVPECL 案例： 源极侧： 为了获得足够的输出摆幅和驱动强度、需要使用电阻分压器对 LVPECL 引脚进行偏置。 该器 件具有~82欧姆的上拉电阻(通常在器件内部)、预计会在引脚与 GND 之间放置一个外部电阻器 Rterm。 该电阻值通常介于120欧姆至240欧姆之间。 下图显示了典型的实现方案…

  • 2 年多前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)
Answered

• RE: [参考译文] ADS4122：什么是高性能模式？

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Charlie、 是的、这些器件属于同一器件系列、因此说明将保持不变。 此致、Chase

  • 2 年多前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)
Answered

• RE: [参考译文] ADS4122：数字电源<可能的电压为1,8V

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好，Christian， 是的，请使用电平调节器。 这是大多数其他客户通常所做的。 此致， 罗布

  • 3 年多前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)

• RE: [参考译文] ADS4122：ADS4122

  

  admin

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Paolo、 不确定为什么帖子被阻止。 我们仍在等待设计团队对此问题的答复。 很抱歉耽误你的时间。 此致、 Jim

  • 3 年多前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)

• RE: [参考译文] ADS4122：ADS4122

  

  admin

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Jim、 我们在无线接收器中使用 ADC 以 246MHz 的中频对调制载波进行子采样。 调制带宽约为200kHz (窄带信号)。 ADC 工作时的子采样频率大约为60MHz。 谢谢！ 此致、 Paolo Castiglione

  • 3 年多前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)
Answered

• RE: [参考译文] ADS4222：处理器参考设计

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Holger、 本 TI 参考设计基于 ADS4122 (而非 ADS4222)和 AM335x、是我最了解的产品、但我们在20MSPS 范围内： https://www.ti.com/tool/TIDA-00942 报告不会进入总体 PRU 负载、或者如果周期可提高采样率、则报告不会进入该状态。 我相信、这里不使用 LVDS DDR 输入将是限制因素。 我正在与团队中熟悉此…

  • 3 年多前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)

未找到您搜索的内容？发布一个新问题吧。