搜索提示
找到 52 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] ADS54J54：如果我想在使用外部采样时钟时评估 ADS54J54 ADC 性能、如何配置 EVM？

    已解决
    Other Parts Discussed in Thread: ADS54J54 , ADS54J54EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/700271/ads54j54-how-to-config-evm-if-i-want-to-evaluate…
    • Answered

  • [参考译文] ADS54J54：ADC 代码未按预期进行测量

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/870995/ads54j54-adc-codes-not-measuring-as-expected 器件型号： ADS54J54 您好、Attachment (附件)具有 questione2e.ti.com…

  • RE: [参考译文] ADS54J54：输入 VCM

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Jim、 您所提到的 EVM 是两个放大器上的交流耦合、因此无法解决我的问题。 我在放大器论坛上发布了与您建议的相同的问题。 谢谢 Ramin
    • Answered

  • RE: [参考译文] ADS54J54：有关ADS54J54&#39的问题；寄存器配置

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 感谢您的支持。 还有一个关于ADS54J54数据表的问题。 我发现数据表的第一个版本于2014年12月发布。 本数据表于2015年1月修订。 但没有关于修订细节的说明。 这两个版本之间是否存在一些差异，例如采样率或车道速率等？ 此致 志鹏
    • Answered

  • RE: [参考译文] ADS54J54：有关 PCB 材料的问题

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 e2e.ti.com/.../JESD204B-Physical-Layer.pptxRamin、 在您提到的那段时间内、您应该不会遇到使用 FR4的问题。 有关更多信息、请参阅随附的文档。 我们没有对 ADS54J54和 TSW 接口使用任何均衡。 此致、 Jim

  • ADS54J54同步问题

    Other Parts Discussed in Thread: ADS54J54 我最近在使用ADS54J54芯片，4个通道，FPGA端使用一个JESD IP核接收数据，发现AB通道间同步以及CD通道间同步没问题，但是BC通道间的同步是随机的； FPGA端使用两个JESD IP分别接收AB通道、CD通道数据的时候，发现两个IP核的SYNC是同时变高的，但是两个IP核产生的rx_tvalid能相差5~6us（采样率393M），请问这是什么原因以及ADS54J54芯片4个通道的同步应如何设计？谢谢！…
    • Answered

  • [参考译文] ADS54J54：总延迟

    已解决
    Other Parts Discussed in Thread: ADS54J54 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/666956/ads54j54-total-latency 部件号： ADS54J54 您好， 我的客户有关于ADS54J54总延迟的问题…

  • ads54j54片内4通道同步问题

    Other Parts Discussed in Thread: ADS54J54 ADS54J54片内4个通道，通道AB同步精度在几十ps内，通道CD同步精度在几十ps内，但是通道BC的同步精度很差，而且是随机的。目前使用的工作模式是通道CD采用AB的时钟，也使用的AB的SYSREF，FPGA端使用8个lane接收数据，请帮助分析解决问题，谢谢！！！
    • Answered

  • [参考译文] ADS54J54：单触发SYSREF的输入计时

    已解决
    Other Parts Discussed in Thread: ADS54J54 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/665665/ads54j54-input-timing-for-one-shot-sysref 部件号： ADS54J54 …
    • Answered

  • [参考译文] ADS54J54：代码组同步

    已解决
    Other Parts Discussed in Thread: ADS54J54 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/631636/ads54j54-code-group-synchronization 部件号： ADS54J54 您好， …

未找到您搜索的内容？发布一个新问题吧。