搜索提示
找到 51 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] ADS54J54：如何配置未使用的SYNCbCDP/M引脚

    已解决
    Other Parts Discussed in Thread: ADS54J54 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/631639/ads54j54-how-to-configure-for-unused-syncbcdp-m-pins 部件号…
    • Answered

  • RE: [参考译文] ADS54J54：每个电源引脚的电流消耗与采样频率

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好， 由于我无法访问表征数据，我无法确定，但我同意您的建议。 在以前在双极工艺中进行的设计中，设计的模拟部分通常使用电流转向逻辑完成，因此无论数据或采样频率如何，电流量都是恒定的。 我希望这是数字逻辑，它会影响当前的消耗量，使其受到采样频率的影响。 此致， Richard P.
    • Answered

  • RE: [参考译文] ADS54J54：有关ADS54J54&#39的问题；寄存器配置

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好， 修订后的数据表中没有关于最大采样率或通道速率等内容的更改。 这些改动是编辑性质的。 有一个密切相关的器件(ADS58J89)，它具有一些额外的功能，例如触发输入在触发时输出全分辨率数据，以及在其他时间输出低分辨率数据- ADS54J54的第一个数据表仍在寄存器图和中提及这些内容 方框图。 这些提及与ADS54J54无关，如果留在此处将会引起混淆，因此将其编辑掉。 此致…
    • Answered

  • RE: [参考译文] ADS54J54EVM：从ADS54j54接收的数据在通道之间不一致

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好， 我检入了该 设备的原始设计人员工作的设计文档，但我也看不到该文档中指定的信息。 这种特定设备的设计人员已经迁移，因此我无法向他们提出任何一个问题。 我可以说，2^7-1模式是由多项式 PRBS7 =表示的行业标准模式 因为我一直在努力。 (摘自维基百科，但自从1993年开始使用8b/10b编码接口以来，我一直在使用这种特殊的多项式接口。) 数据表中提到的其他三个多项式也是…
    • Answered

  • [参考译文] ADS54J54：4引脚模式下 SDOUT 引脚的状态

    已解决
    Other Parts Discussed in Thread: ADS54J54 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/610317/ads54j54-the-state-of-sdout-pin-in-4pin-mode 器件型号： ADS5…
    • Answered

  • RE: [参考译文] ADS54J54：获取代码组同步和初始通道分配时遇到困难。

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好， 看看数据从TSW14J56 FPGA IP出来后如何解析，它同意数据表中的14位是MSB对齐的，末尾附加了两个零。 数据表中的表3列出了位13：6，然后是5：0和两个零 这就是我所看到的。 TSW14J56只需从FPGA JESD204b IP获取8个通道的数据块，并将其加载到内存中，就像来自JESD块一样。 然后，必须将该数据解析为样本，并将其列在HSDCPro文件夹中设备的ini文件中…
    • Answered

  • RE: [参考译文] ADS54J54EVM：将ADS54J54EVM与TSW14J50配合使用

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好， 我将ADS54J54 EVM与TSW14J50一起放在我的工作台上，并创建了一段有关该过程的简短视频。 请单击下面的分箱链接。 在下拉框链接中显示mp4视频以及使捕获工作正常所需的固件。 (您最近也尝试过的固件。 我将其放入下拉框中，以便进行良好的测量。) 此外，我在设置此设置时发现，还有另一种方法可以使用当前版本的HSDCPro附带的默认固件使捕获与TSW14J50配合使用…
    • Answered

  • [参考译文] TSW1400EVM：TSW1400EVM板上的内存

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/662803/tsw1400evm-memory-on-the-tsw1400evm-board 部件号： TSW1400EVM 您好， 我只是想知道我们是否可以增加TSW1400EVM上FPGA板上的内存…

  • ADS54J54评估板+TSW14J56+HSDC Pro，采集时出现“Read DDR to file timed_out error”对话框，求解！先谢谢了。

    Other Parts Discussed in Thread: ADS54J54EVM 用这两块评估板搭一个测量系统，按使用指南进行设置和操作，几天前都好好的运行着；前天把它装到机箱里，然后再运行软件HSDC pro，点击采集按钮，就弹出如题的对话框了。同时，TSW14J56板上的LED状态指示为：D1-----微亮快闪,D2-----灭,D3-----亮,D4-----灭,D5-----灭,D6-----灭,D7-----灭,D8-----亮。求救各位前辈了！ 另：项目验收来临之际，出现这问题…

  • ADS54J54IRGCT 芯片的调试

    Other Parts Discussed in Thread: LMK04828 , ADS54J54 HI 工程师： 关于 ADS54J54IRGCT 芯片的调试。 500MHz采样率，5G传输速率。使用XILINX FPGA完成ADS54J54的配置及解串。LMK04828为AD及FPGA提供同步时钟SYSREF及device clock。 但是，调试过程出现了一些问题：按照手册配置流程配置ADS54J54后，FPGA监测RXDATA为0x4A4A4A4A,RXCHARISK为 0x0…

未找到您搜索的内容？发布一个新问题吧。