Other Parts Discussed in Thread: ADS54J60 , ADS54J60EVM 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1252041/ads54j60evm-interfacing-ads54j60evm-tsw14j10evm…
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 LIN、
将 ADS554J60设置为使用子类1模式时、如果所有其他参数都正确、则输出应始终是确定性的。 您是否曾尝试在 TI JESD204C IP 中为 RBD 使用其他值? 您可能还需要尝试使用较大的 K 值
此致、
Jim
Other Parts Discussed in Thread: ADS54J60EVM , LMK04828 , ADS54J60 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1227046/ads54j60evm-ads54j60evm-gui-v…
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 道格
我建议尝试不同的 FPGA JESD IP 内核弹性缓冲延迟(RBD)值。 您可能还需要增加 K 值、以实现更多通道缓冲。 FPGA 中的缓冲器释放点可能正好位于边界、这就是您随机看到此问题的原因。
此致、
Jim
Other Parts Discussed in Thread: ADS54J60EVM 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1261413/ads54j60evm-ads54jxx-gui-not-working-properly 器件型号…
Other Parts Discussed in Thread: ADS54J60EVM 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1223174/ads54j60evm-power-input-dc-jack-type 器件型号: ADS54J60…