搜索提示
找到 135 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] ADS54J66：SPI 编程与放大器不一致；回读。

    已解决
    Other Parts Discussed in Thread: ADS54J66 , ADS54J66EVM , LMK04828 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/992723/ads54j66-inconsistent-spi-programming…
    • Answered

  • RE: [参考译文] ADS54J66：针对多 ADC 应用的 SYNC~信号时序

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 相关知识。 我已经读出、LMFC 长度为 K * S *(1 /采样率)我们 使用 K=16、S=1、采样率= 500ms/s 这意味着我们的 LMFC 周期为： 16 * 1 * 0.0000000000002s = 32ns = 32000ps 我已经了解到、典型 FR4型铜/玻璃纤维电路板中的信号传播估计值为150ps/in (5.9ps/mm)。 如果我的简单数学是正确的…
    • Answered

  • [参考译文] ADS54J66：多 ADC 同步

    已解决
    Other Parts Discussed in Thread: LMK04826 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/927799/ads54j66-multi-adc-synchronization 器件型号： ADS54J66 主题中讨论的其他器件…
    • Answered

  • RE: [参考译文] ADS54J66：ADC 模拟输入原理图

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 感谢 Jim 的推荐。 我们目前在 ADS54J66的输入端有一个1：1变压器 TC1-1T-152X+、我们希望将其替换为1：4变压器 TC4-25+( https://www.minicircuits.com/pdfs/TC4-25+.pdf )。 您是否对以下原理图的任何修改有建议？ 谢谢你
    • Answered

  • [参考译文] ADS54J66：由 FPGA 控制的 ADS54j66评估板 FMC

    已解决
    Other Parts Discussed in Thread: ADS54J66 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/694752/ads54j66-ads54j66-eval-board-fmc-control-by-an-fpga 器件型号…

  • RE: [参考译文] ADS54J66：ADS54J66与 TSW14J56EVM 赢得了#39；t SYNC

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 谢谢、Jim。 AEQ 固件以及向6A001B 写入不同的值对本底噪声或 EyeQ 扫描的影响极小。 它们都打开了眼睛，但仍然很丑。 我只尝试了6A001B 中的最小值和最大值、因此我可能会尝试更多一些来查看我看到的变化。 当我使用0的直流增益和4的交流增益时、扫描结果很好。 交流电上的值越高越好、但这足以将眼罩覆盖。 再次感谢、 Justin
    • Answered

  • [参考译文] ADS54J66：ADS54J66：同步差分对终端和 VTerm 终端电压

    已解决
    Other Parts Discussed in Thread: ADS54J66 , ADS54J66EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/721303/ads54j66-ads54j66-sync-diff-pair-termination…
    • Answered

  • [参考译文] ADS54J66：FPGA 未生成 SYNC 信号

    已解决
    Other Parts Discussed in Thread: ADS54J66 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/924538/ads54j66-fpga-is-not-generating-sync-signal 器件型号： ADS54…
    • Answered

  • RE: [参考译文] ADS54J66：JESD 间歇性失去同步

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Jim、 我有更新。 我使用的是 Xilinx JESD 内核的硬件评估许可证、这就是为什么 Rx_SYNC 在特定时间段后变为低电平的原因。 JESD 内核具有 合成超时、将在2-8小时内停止工作(取决于内核、配置、时钟等)。 Xilinx 工程师提供了此信息。 我购买了一个项目许可证、在撰写本帖子时、链接已同步24小时以上。 感谢您的有用建议。 感谢你能抽出时间 …
    • Answered

  • RE: [参考译文] DAC37J82EVM：用于设置 ADS54J66环回的 DAC 配置。

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 否 可从以下链接下载。 此致、 Jim txn.box.com/.../ifvfhxkhdrrz4nnwp2clqmd3ayb9nnvz

未找到您搜索的内容？发布一个新问题吧。