搜索提示
找到 135 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] ADS54J66：ADC 和 LMK 配置文件

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Eldrick、 感谢您的观看。 此致、 Jim
    • Answered

  • RE: [参考译文] ADS54J66：通过 FMC 连接器将 EVM 与 FPGA 板相连

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你(们)好 我们已收到您的问题。 我们的 ADS54J66专家将尽快提供更详细的响应、但由于假期的原因、响应可能会延迟到下周中。 此致、 Jim B

  • RE: [参考译文] ADS54J66：SPI、24b 与32b、页面选择和 EVM 配置文件。

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Jake、 输出为有效或驱动为低电平。 无法将该信号置于三态。 此致、 Jim
    • Answered

  • RE: [参考译文] ADS54J66：LMFS 2441带宽和抽取选项

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Eldrick、 LMFS = 2441与器件时钟无关、只是让您知道、在此模式下、您可以运行的最高采样率为500MHz。 基本上取表中显示的最大数据输出速率、并将其乘以抽取因子、以确定最大器件时钟速率。 本例中的器件时钟是 ADC 采样率。 在上述情况下、ADC 获得491.52Msps 器件时钟、该时钟由使用的 LMK 配置文件决定。 此致、 Jim
    • Answered

  • [参考译文] ADS54J66：提供配置建议

    已解决
    Other Parts Discussed in Thread: ADS54J66 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/662997/ads54j66-advise-with-configuration 部件号： ADS54J66 尊敬的团队：…
    • Answered

  • RE: [参考译文] ADS54J66：40x JESD 模式问题

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Troy。 "P"位用于区分选择数字页和将寄存器内容写入数字页。 P=0用于选择其中一个数字页(主数字页、交错引擎、JESD 数字页、JESD 模拟页和抽取滤波器页)。 P=1用于写入寄存器内容。 在数字写入中、400xh 选择页面、60xxh 写入寄存器内容。 下面是数据表第29页(写入 FOVR 配置)中要说明的一个示例： 4004h、68h…
    • Answered

  • [参考译文] ADS54J66：推荐的输入电路

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/666457/ads54j66-recommended-input-circuitry 部件号： ADS54J66 在数据表中，图51显示了推荐的输入电路的图，该电路有10欧姆电阻器连接到输入引脚和电阻器网络后面…
    • Answered

  • RE: [参考译文] ADS54J66：4通道、真正的带宽和采样率？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Jake、 在模式8中使用该器件时、不存在抽取。 因此、如果您以500Msps 采样、您可以在所有4个通道上获得高达250MHz 的实际带宽。 您调用的数字基于抽取模式操作。 此致、 Jim
    • Answered

  • RE: [参考译文] TINA/Spice/ADS54J66：IBIS 模型与放大器；信号线性查询

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Sourabh、 使用更新的 AMI FPGA 模型、问题得到了解决。 感谢你的帮助。

  • RE: [参考译文] ADS54J66：当信号振幅为-6dBm 时、JESD 链路会失去锁定

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Joseph、 遇到此问题时、地址0x6900 (帧对齐)的位1设置了什么值？ 如果设置为"1"、您能否在设置为"0"的情况下尝试它、并让我们知道您报告的内容？ 按照 JESD 标准、当2个连续帧中的最后一个八位位组相等时、K28.7应该会出现。 因此、我希望这些会随机出现。 此致、 Jim

未找到您搜索的内容？发布一个新问题吧。