Answered

• RE: [参考译文] ADS62P48：CMOS CLKOUT 频率限制

  

  admin

  Resolved

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 阿兰 首先，数据表中显示有错误。 在表3中，150MSPS 的最大起动时间应为0.6，而不是6。 然后，当采样频率上升到150Msps 以上时，如果使用 OUTCLK，用户很难捕获设置和保持时间足够长的数据，因为您可以看到 Tstart 值确实开始增加，设置和保持时间也会减少。 此外，OUTCLK 占空比在此频率范围内为43%，这可能会影响设置和保持时间。 此致， 吉姆 …

  • over 3 years ago
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)
Answered

• [参考译文] ADS62P42：是否有能够实现160MSPS 或更高速度的引脚兼容器件？

  

  admin

  Resolved

  Other Parts Discussed in Thread: ADS62P48 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/827295/ads62p42-is-there-a-pin-compatible-part-that-can-do-160msps…

  • Resolved

  • over 5 years ago
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)

• 使用ADC ads62PXX (i.e. ads62p48)怎么保证数字输出在上电后处于高阻状态？

  

  Alan Ku

  Other Parts Discussed in Thread: ADS62P48 亲们好！ 简单地讲，我的问题是，当ADC的reset脚接另一个芯片的控制脚（而非硬接地，而该控制芯片与ADC同时加电，上电之后才给出LOW去控制RESET）的条件下，并行控制脚ctrl1/ctrl2/ctrl3在硬接成100时，加电后，ADC是否可以处于Global power down状态？ 具体地讲，我的设计中，ADC ADS62P48的控制脚trl1/ctrl2/ctrl3硬接成100，而其它控制脚如SEN,Reset…

  • over 10 years ago
  • 数据转换器
  • 数据转换器论坛

• 模拟信号链路产品指南

  

  heng zhang

  介绍了放大器，数据转换器，接口，时钟等主流产品，方便选择器件吧。

  • 模拟信号产品指南.pdf

  • over 13 years ago
  • 存档论坛
  • 其它模拟产品 (Read-Only)

Didn't find what you are looking for? Post a new question.