搜索提示
找到 15 个结果 查看 问题 帖子 排序依据

  • ads6442配置问题

    Other Parts Discussed in Thread: ADS6442 用altera cyclone III FPGA产生一对8M的采集差分时钟给ADS6442，并行配置，经过测试并行配置没有差错，但DCLK，FCLK输出有问题，在signaltap ii 上观察dclk,fclk是杂乱无章的时钟信号，根据逻辑分析仪上的采集深度，信号波形发生变化，但还是没有规律，没有固定变化周期，求解？？，是芯片的问题？还是并行配置的问题？？？

  • ADS6442的使用

    TI 认为已经解决
    Other Parts Discussed in Thread: LMH6881 , THS4524 （1）我想采用单端输入，VCM是1.5v，单端输入范围是0.5-2.5v，是不是接一个5 欧姆的电阻到IN_P，然后VCM接5 欧姆到IN_M，当然VCM接0.1u的电容到地？ （2）我想使用serial 1-wire输出，如何配置SCLK，SDATA，SEN，通过上拉电阻还是下拉电阻，多大的电阻值？
    • Answered

  • 回复: ADS6442采样困惑

    已解决
    另外你的采样钟幅度是多少dBm啊，有加滤波器吗?

  • 模拟信号链路产品指南

    介绍了放大器，数据转换器，接口，时钟等主流产品，方便选择器件吧。
    • 模拟信号产品指南.pdf
    • Answered

  • 回复: 请问ADS6442的实际功耗怎么计算？

    已解决
    主要取决于采样频率，具体关系请参考下图，谢谢

未找到您搜索的内容？发布一个新问题吧。