搜索提示
找到 16 个结果 查看 问题 帖子 排序依据

  • ADS7223的spi时序问题

    Other Parts Discussed in Thread: ADS7223 1、ADS7223用的是spi协议，要往寄存器里面写值，在第20个spi clk加RD信号，将SDI数据读入寄存器中，可是spi 的clk是一直存在的，那该怎么判断第20个时钟到来的时刻呢？ 2、有什么好的办法可以解决这个时序问题？有没有ADS7223的驱动代码可以参考？ 谢谢！

  • ADS7263、ADS7223问题请教

    Other Parts Discussed in Thread: ADS8363 , ADS7263 , ADS7223 , OPA365 在ADＳ7263的手册上的P17,提到：With tACQ = 100ns, the minimum bandwidth of the driving amplifier is 19MHz for the ADS8363, 17MHz for the ADS7263, and 15MHz for the ADS7223. 即，当 tACQ = 100ns时，ADS7263…
    • Answered

  • RE: [参考译文] 有关 ADC f (clk)、转换时间、采集时间的问题

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 我尝试使用 ADS7223、 我想知道如果我更改 f (clk)、 转换时间和采集时间会如何变化？ 2.如果我想 提高系统精度， 它与 f (clk)有关吗？ 最好有相关的技术文档。 BTY、吞吐率是否等于采样率、单位为？ BR、
    • Answered

  • RE: [参考译文] ADS7841-Q1：如何了解并正确检索差分对输入中的数据。

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Alex、您好！ 您正在发送序列。 如您所述、该器件允许将负引脚设置为高于或低于接地值(-0.2V 至1.25V)、这是有助于降低共模噪声的主要特性。 虽然该器件 较旧、但当时该器件的能力可能已被视为差分。 但现在一天、两 个输入引脚上的差分电压需要更宽的范围。 如果您尝试将正负端子读取为差分、则该器件将无法与加速计配对。 您可以在单端模式下读取每个终端、然后在数据处理中将两个读数减去…

  • (中文版)电机应用解决方案

    Other Parts Discussed in Thread: DRV8801 , TMS320F28335 全中文TI旋转电机解决方案指南，快来下载！！！
    • 电机解决方案.pdf

  • 模拟信号链路产品指南

    介绍了放大器，数据转换器，接口，时钟等主流产品，方便选择器件吧。
    • 模拟信号产品指南.pdf

未找到您搜索的内容？发布一个新问题吧。