Other Parts Discussed in Thread: ADS7223 1).配置为模式二,工作在伪差分半时钟模式,时序对照了示波器和datasheet没问题。本模块没有使用到refDAC,CMA接入的为2.5V,我通过写函数对refDAC寄存器写入值:0x07FF,0x03FF,0x01FF,输出均会变化,根据DATAsheet,bit10为置1,则不使能内部的参考路径,照理说写入0x07FF不影响输出的,而且我没用使用内部路径,我只有在写入0x05FF输出才基本正确,请问出现这类情况的原因是什么…
Other Parts Discussed in Thread: ADS7223 1、ADS7223用的是spi协议,要往寄存器里面写值,在第20个spi clk加RD信号,将SDI数据读入寄存器中,可是spi 的clk是一直存在的,那该怎么判断第20个时钟到来的时刻呢?
2、有什么好的办法可以解决这个时序问题?有没有ADS7223的驱动代码可以参考?
谢谢!
Other Parts Discussed in Thread: ADS8363 , ADS7263 , ADS7223 , OPA365 在ADS7263的手册上的P17,提到:With tACQ = 100ns, the minimum bandwidth of the driving amplifier is 19MHz for the ADS8363, 17MHz for the ADS7263, and 15MHz for the ADS7223. 即,当 tACQ = 100ns时,ADS7263…