Other Parts Discussed in Thread: ADS831 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/580504/mid-range-high-speed-a-d-converters-single-ended-clock-tree-…
Other Parts Discussed in Thread: ADS831 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/579628/adc08060-mid-range-high-speed-adcs-sampling-clock-solut…
Other Parts Discussed in Thread: ADS831 , ADC1175 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/573775/adc08060-data-valid-position-related-to-clock-…
Other Parts Discussed in Thread: ADS831 PCB布板时,ads831的模拟地和数字地要不要用0Ω的电阻或磁珠分开。。。我将芯片上的地都直接相连,FPGA产生的CLK给ADS831时,输入给AD的信号会叠加上噪声。我的理解是噪声应该与CLK有关,而CLK边沿的变化影响地,我用示波器观察地,地的噪声变得很大,从而使模拟的信号波形变差。。。。如果要把数字地与模拟地分割,该如何布板,因为ADS831芯片并没有专门的AGND和DGND,只有GND