Other Parts Discussed in Thread: ADS831 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/580504/mid-range-high-speed-a-d-converters-single-ended-clock-tree-…
Other Parts Discussed in Thread: ADS831 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/579628/adc08060-mid-range-high-speed-adcs-sampling-clock-solut…
Other Parts Discussed in Thread: ADS831 , ADC1175 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/573775/adc08060-data-valid-position-related-to-clock-…
Other Parts Discussed in Thread: ADS830 To TI:
在使用贵公司的ADS830/831芯片时,采样效果不理想。
在此提出问题:
1 FPGA给AD提供的CLK在80M时是否需要通过5V上拉把CLK信号增强。
2AD输出数据是否要加上电阻,实现阻抗匹配。
3射随出来后,接到AD 17脚 IN时 电阻要选50欧姆阻抗匹配,那电容是怎么选择的呢?
4贵公司有没有类似的demo,提供参考呢?