Other Parts Discussed in Thread: ADS8363 将采样的信号经过Sallen-Key LPF后，直接输入ADS8363 （伪差分输入模式） 。发现本来稳定输出，加了ADS8363后前级输出会出现振铃现象 。即使LPF没有输入 也会有振铃现象。将ADS8363焊掉以后 拿示波器看 输出就很正常！请问是什么原因？
Other Parts Discussed in Thread: ADS8363 大家好！这边正在用ADS8363做多通道数据采集，选择的模式为mode 1，convst和RD接在一起，且在配置寄存器时把CID为设置为1，所以数据直接跟在RD信号的下降沿，查看采集到的数据后，发现有几路AD数据存在问题，表现为数据右移两位，好像是mode 1时，数据前面的通道信息位为“00”没有去掉，并被采集当做了数据，开始以为可能是FPGA和AD接口的SDI信号没有造成的，可是用示波器查看，发现各通道的控制信号都存在且的延时很小…
Other Parts Discussed in Thread: ADS8363ADS8363是具有8路模拟输入，但是只有两个ADC的核在里面，那么如果我输入4路单端输入时，采样率是多少呢？是不是每路500K？
如果我想在一个通道同时两路输入时，两路的采样间隔尽可能的短，采用FIFO模式时，是否可以达到要求？
Other Parts Discussed in Thread: ADS8363 我在配置好寄存器后然后读取，输出结果会变化，不知是什么问题
/****************************************************************************/ /*************************DAC1初始化**************************************/ void ADS8363_DAC1_Init(void) { CLOCK…
Other Parts Discussed in Thread: ADS8363EVM 大家好！这边正在使用ADS8363EVM+FPGA的方式测试AD性能，由于需要采用差分输入，并且要求两路同步采样，考虑之后打算使用Mode I，外部提供2.5Vref，只接到REFIO1上，采用A0和B0两路输入通道，测试短路噪声时（A0-和A0+、B0-和B0+短接），原本以为收到数据应该都为0的，可是发现收到的数据都为7FFF，在输入端加入10K、1Vpp、1Voffset时，收到的数据出现限幅现象，如下图所示…
Other Parts Discussed in Thread: ADS8363 , ADS8361 我采用的是MCU的GPIO口软件时序来读写ADS8363的，CONVST和RD信号共用一个引脚（ CONVST&RD信号 ），ModeI模式读数，Half-Clock模式，只采集CHA0和CHB0通道。
由于CLOCK信号和CONVST&RD信号都是油GPIO口给出的，因此 CONVST&RD信号的下降沿很难和 CLOCK的上升沿做到完全同步，实际程序中 CLOCK的上…
Other Parts Discussed in Thread: ADS8363 在使用ADS8363进行数据采集时，如果四个通道同时连接一个10KHz的正弦波，用FPGA采集，系统时钟40MHz，采样时钟20MHz。在系统时钟的4096个点上，也就是100us的时间，理论上应该采集一个周期，但结果确实4个周期。只有一次，连接了一个通道，结果是一个周期。请教一下出现这个问题的原因是什么呢？跟四个通道接在一起有关系吗？
Other Parts Discussed in Thread: ADS8363 RT ads8363，m1=m0=1，mode4，寄存器输入信号sdi恒为0， rd和convst的信号都是在clk的上升沿出发一个周期的高电平 本来应该是四通道采样 但是结果只有A的两个通道有效，串行数据2位地址，高位（ch0,1）为00110011……，低位（cha，b）恒为0（有时莫名恒为1） 真心找不到原因啊 求大侠指点啊
Other Parts Discussed in Thread: AFE0064 , ADS8363 我司方案目前采用AFE0064和ADS8363加fpga结构，详问如何进行控制？
目前是10块 AFE0064和10个ADS8363连接；由 fpga统一控制；但研究半天没弄明白，如何进行控制，区分是哪一块传的数据？望告知！
Other Parts Discussed in Thread: ADS8363EVM , ADS8363 用FPGA做了一个SPI接口控制器，用示波器观察，CS，convst/rd，SDI，BUSY，CLK到片脚信号正常，但SDO无信号输出？
有谁知道SDI数据应在SPI CLK时钟的上升沿改变还是下降沿改变，需要每次单通道采集一次数据，应设置MODE几方式较好？
