Other Parts Discussed in Thread: AFE5801 采用STATIC PGA模式配置AFE5801芯片时，99【2:0】为细调增益配置单元，99地址单元分别写的是24'h990009和24'h99000f，分别对应着0.125dB和0.875dB。对比0.125dB和0.875dB的测量结果，发现0.875dB时采集的信号和0.125dB时的信号差不多大，甚至略小。细调没有起作用。但是增益值都是写进去了的。只有两种可能性：一是控制码写的不对，二是芯片本身细调功能有问题…
Other Parts Discussed in Thread: AFE5801 , AFE5803 AFE5801里面讲TGC控制寄存器时，将随时间变化的增益曲线存在这些寄存器中，变化1dB最慢的是255*8*Tclk，但是我实际应用的时候，随时间变化的曲线方程为g=0.9458*20*log10（x），那么从25dB变化到26dB时，对应着x从20.97变化到23.69，变化为2.72m，再除以声速1475，那么变化1dB需要0.0018s；而输入采样时钟为1.8MHz，那么0.0018/8/Tclk…
Other Parts Discussed in Thread: AFE5801 不管是LTC6912还是AFE5801通过SPI总线对reg进行写的时候，在写的过程中，AFE5801还在工作状态吗？被写的这个reg里的值是保持在上一时刻写入的数据还是不定态？现在采用Static PGA模式写TVG曲线，需要每隔一段时间更新增益值。在写的过程中增益值是否会有问题。
Other Parts Discussed in Thread: AFE5801 , AFE5801EVM 请问AFE5801的输入输出可以直接和FPGA的IO连吗？FPGA的bank电压标准是LVDS25，AFE5801的输出信号标准是差分LVDS信号。这样连会不会导致信号采集不到？
还有，AFE5801如果在差分输出端没有外接100欧的匹配电阻，会有什么影响？
谢谢！
Other Parts Discussed in Thread: AFE5801AFE5801的输出时钟有两种，一个是fclk，频率与输入采样时钟频率相同，还有一个是dclk，频率是fclk的6倍。两种时钟都是差分形式。输入到FPGA处理时，都是灾FPGA中转换成单端信号进行后续处理，但是dclk每个上升沿和下降沿都对应着一个bit数据，而FPGA不能同时采用一个时钟上升沿和下降沿进行串并转换，这个时候是将dclk进行2倍频后用于串并转换模块的时钟信号还是有什么更好的办法？
Other Parts Discussed in Thread: AFE5801 大家好
我在使用AFE5801的时候读写SPI口，设置的寄存器值分别是0x000000(功能寄存器)，0x04030c(写入地址为0x04的寄存器)，0x000002(使能读寄存器)，0x040000(读出地址为0x04的寄存器的值)，这时候能够读出SDOUT的值为0x030c。
当我使用static_PGA 模式读写的时候，设置的寄存器分别是0x000004（切换到TVG设置的寄存器组），0x9900ff…
