搜索提示
找到 399 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [FAQ] [参考译文] [常见问题解答] AM625/AM623/AM625SIP/AM625-Q1/AM620-Q1/AM62A7/AM62A3/AM62P/AM62P-Q1/AM6442/AM2432定制电路板硬件设计–JTAG

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的电路板设计人员： 用于 EMU0/EMU1连接的其他输入 AM62A3-Q1：HW：不使用 JTAG 端口时 如果不使用 JTAG、是否可以将 EMU0/EMU1/TCK/TDI/TMS/TMS/TDO/TRSTn 保持开路？ 您是否将任何 PCB 布线连接到这些引脚？ 如果是、它们需要外部拉电阻器来帮助保持有效的逻辑状态。 否则、您可以将它们保持未连接状态。 然而…
    • Answered

  • RE: [参考译文] AM62A7-Q1：CSI2RX：开发新传感器的最佳方式是什么？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 我找到了解决方案： 使用 v4l2src 以协商格式调用 VIDIOC_SET_FMT 进行 GST 启动。 v4l2-ctl 不支持、并使用默认设置(即 YUV8)。 如果我使用以下命令、一切都适用于我的传感器： v4l2-ctl -d 3 -v width=3840,height=2160,pixelformat=BA12,field=none,colorspace=srgb…
    • Answered

  • [参考译文] AM62A7-Q1：AM62a uart0 -&gt；uart1

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1402294/am62a7-q1-am62a-uart0---uart1 器件型号： AM62A7-Q1 工具与软件： 你(们)好 在 DFU 期间能否使用 UART1代替 UART0？ 我能够通过参阅论坛来使用 uart1执行 DFU…

  • [参考译文] AM62A7-Q1：Sitara SDK 软件路线图介绍文档

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1422634/am62a7-q1-sitara-sdk-sw-roadmap-introduce-document 器件型号： AM62A7-Q1 工具与软件： 尊敬的 Expert： 我找不到有关地震的软件路线图、因此请帮忙告诉我可以从哪里获得它…

  • RE: [参考译文] AM62A7-Q1：AM62A7 SOC 原理图审阅

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你好 感谢您提供 的意见。 请参阅我发送的以下注释。 如果您可以添加其他详细信息并与 Franz 分享这些信息、那将会有所帮助。 您好 Schmid, Franz 提供的原理图似乎不完整。 未显示存储器接口、VPP 似乎已永久连接而不是已切换。 您能不能就原理图审阅的预期要求询问客户？ 根据提供的信息、预计审查效率将达到最低。 此致、 Sreenivasa 此致…
    • Answered

  • RE: [参考译文] AM62A7：AM62A7-Q1：低功耗模式睡眠唤醒问题

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 该特性没有软件开发所有权来实现 C7x 平稳关断、这会阻止成功的深度睡眠序列。 此功能已推送到 SDK 10.1、后者计划在2025年初实现。 自上次更新以来、此功能没有任何其他发展。 感谢您的耐心等待、 Anshu
    • Answered

  • RE: [参考译文] AM62A7-Q1：VDD_CORE 和 VDDR_CORE 斜升时序问题

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Bia0： 谢谢你。 并且您的意思是、如果客户选择0.85v、他们需要更改硬件设计？ 是的。 但是 EVM 同样由不同来源提供支持、则存在任何风险？ 帮助我理解修订版本。 请参阅以下常见问题解答、了解最新版本的原理图和注释。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum…
    • Answered

  • RE: [参考译文] AM62A7-Q1：RGMII 布局建议

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Yaniv。 感谢您的原理图。 有关 SOC 的要求、请参阅数据表的以下部分 7.10.5.1.3 CPSW3G RGMII 时序 常见问题解答中包含指向数据表的链接。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1203305/faq-am62a7-and-am62a7…
    • Answered

  • RE: [参考译文] AM62A7-Q1：AM62A 运算低电平

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Kim、 DM R5和 MCU R5是两个不同的内核、并且它们具有各自的时钟。 设备管理器(DM) R5时钟为 PLL15、HSDIV2。 MCU R5是单独的 MCU_PLL0、HSDIV3。 此致、 Anshu
    • Answered

  • RE: [参考译文] AM62A7-Q1：降低功耗电流

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 在 AM62A SoC 中有2个 R5F。 DM (或唤醒) R5是一个关键内核、可处理部分引导流程和一些边缘 AI/VPAC 的驱动程序。 无法禁用此功能 MCU R5不太重要。 一个常见的用例是安全用例。 该内核不是必需的、通常未在 Edge AI SDK 中启用的应用中使用。 这可以安全地禁用并仍运行物体检测/深度学习应用。 BR、 Reese

未找到您搜索的内容？发布一个新问题吧。