搜索提示
找到 8 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] CD74HC74：CD74HC74故障模式

    已解决
    Other Parts Discussed in Thread: SN74LVC1G80 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1077239/cd74hc74-cd74hc74-failure-mode 部件号： CD74HC74 “线程： SN74LVC1G80”中讨论的其它部件 我对 CD74HC74M…

  • [参考译文] CD74HC74：ESD 信息

    Other Parts Discussed in Thread: CD74HC74 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1056656/cd74hc74-esd-information 器件型号： CD74HC74 您好！ 你好。 我们的客户正在寻找 CD74HC74的 ESD 信息(HBM 和 CDM…

  • CD74HC74时钟信号比较慢（几十us）上升沿异常触发

    Other Parts Discussed in Thread: CD74HC74 您好： CD74HC 74上升沿触发型D触发器芯片有一个问题想咨询您~ 上电后D触发器的~R,~S,D引脚全都拉高，这种情况下我给输入端CP引脚一个上升沿，D触发器的Q管脚输出高电平(正常被触发)。 CP引脚的输入信号上升/下降波形较快的情况下(如纳秒级，几十ns甚至四五百ns)，D触发器只对上升沿有效。 但是如果时钟信号比较慢(如几十us)。上述配置的D触发器在输入下降沿的时候，Q引脚也会输出高电平(异常被触发)。 …
    • Answered

  • [参考译文] CD74HC74：芯片上电后、~Ω R 和~Ω S 引脚都被拉高。 根据真值表、Q 应该输出0V。

    已解决
    Other Parts Discussed in Thread: CD74HC74 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/logic-group/logic/f/logic-forum/961145/cd74hc74-after-the-chip-is-powered-on-the-r-and-s-pins-are-both-pulled-high-according…
    • Answered

  • RE: [参考译文] CD74HC74：需要IBIS模型和最小输出转换时间。

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 嗨，Scott， 我可以为您提取一些数据--下面是CD74HC74的一些典型波形。 所有测试都是在25C条件下在50pF负载下进行的 图1 - 6V输出 图2 - 6V输出，缩放上升沿 图3 - 5V输出 图5 - 5V输出，缩放上升沿 图6 - 3.3V输出 图7－3.3V输出，缩放上升沿 图8 - 2V输出 图9 - 2V输出，缩放上升沿…
    • Answered

  • [参考译文] CD74HC74：同步逻辑设计与74 /-000器件的巨大飞跃

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/logic-group/logic/f/logic-forum/604930/cd74hc74-a-giant-leap-in-synchronous-logic-design-with-74--000-devices 部件号： CD74HC74 大家好， 过去20年来，我一直在设计复杂的数字ASIC。 我开发了设计技术和设备…

  • SN74HC595: 技术咨询

    TI 认为已经解决
    Part Number: SN74HC595 Other Parts Discussed in Thread: CD74HC74 , SN74HC14 您好： CD74HC74 这类 D 触发器它们的时钟引脚输入的时钟如果过缓的话，可能会导致芯片损坏？如果 可能损坏的原因是如下面所说的情况吗？ 输入信号电平 INx 在中间电压值时，可能导致下图中两个 MOS 都导通，以至于损坏芯片。 附图是我从其他 CMOS 芯片手册上截取的（ CD74HC74 内部输入端的等效电路应该也与这个类似吧）。 我记得 CD74HC74 是有 VIL …

  • SN74HC595: 技术咨询

    TI 认为已经解决
    Part Number: SN74HC595 Other Parts Discussed in Thread: CD74HC74 Dear : 想咨询下问题，SN74HC595串并转换芯片，它的移位时钟引脚SRCLK和锁存时钟引脚RCLK时钟信号，发现串转并出来的数据老是有丢帧，比如我输入串行数据10101010出来的可能就是10100010（可能100次有一次）后来发现是SRCLK时钟上升沿比较缓，2微妙左右， 看了下数据手册有个input transition rise or fall time…

未找到您搜索的内容？发布一个新问题吧。