Other Parts Discussed in Thread: DAC3482 , CDCE62005 , CDCP1803 DAC3482评估板用CDCE62005做时钟发生器,它产生的FIFO-OSTR又经过了时钟缓冲器CDCP1803,之后才输出到DA作FIFO同步信号,这里的CDCP1803做什么?之前问了又人说分频,但是分频完全可以在CDCE62005里完成啊,不需要另加时钟缓冲器啊?
Other Parts Discussed in Thread: CDCE62005 自己设计的6678原理图,FPGA+DSP6678,FPGA控制6678上电,DSP时钟由2级CDCE62005提供,第一级由外接参考时钟25M晶体提供;第二级由第一级产生100M做参考,大体原理是参考开发板设计,相关电路也是采用开发板设计,PD是一上电就拉高。通过软件工具和手册配置了两级62005寄存器输出100M,现象是所有输出均没有,PLL_LOCK长低;经测量电源均正常;
1 晶体没有起振,晶体是一端接地…
Other Parts Discussed in Thread: CDCE62005 自己做的板子,CPU为DSP-TMS320C6678 在CC5下,仿真器是SEED-XDC560V2Plus,
用JTAG在CCS下的test connection没有问题,但是当下载程序时,老出现错误,
错误信息如下: C66xx_0: Error connecting to the target: (Error -1143 @ 0x0) Device core was hung.
The debugger has…