Other Parts Discussed in Thread: CDCE62005 大家好:
最近新焊接了一批6678的板卡,发现JTAG无法连接,后来发现是时钟没有锁住,前几次上电还可以锁住,之后再上电就无法锁住,lock信号波形是600KHz左右的脉冲。
时钟部分参考的EVM板,使用的是cdce62005,100MHz输入,输出156.25MHz、100MHz和62.5MHz。SPI读写时序是用FPGA做的,一样的时序,一样的配置文件,在老批次板卡里是好的。
后来检查配置文件…
Other Parts Discussed in Thread: DAC3174 , DAC3171EVM 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/585241/dac3171evm-configuring-the-cdce62005 部件号: DA…
Other Parts Discussed in Thread: TMS320C6655 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/575690/cdce62005-how-to-config-cdce62005-s-parameter 部件号: CDCE6.…
Other Parts Discussed in Thread: CDCE62005 电路设计是按照TMS320C6678EVM开发板画的。两脚晶振,旁边加个起振电容。在此不贴出来了。
当把程序下载到FPGA后,晶振的输出端一直是高电平,测了电压是2.16V,电压在波形和地的抖动一样,所以判断没有起振。
但是比较奇怪的是晶振没起振,但是CDCE62005的输出都有,在低频输出的情况下波形较好,但是在高频输出的情况下,比如100M的情况下,波形很烂,像是和地一样,只不过是拉高的。输出频率为312.5M的时候…
Other Parts Discussed in Thread: CDCLVC1102 , CDCE62005 我现在使用的2片同类型DA、5片同类型的AD芯片都没有内部时钟,需要外接时钟。
DA芯片需要的时钟频率是6M,DA的时钟频率要求是40M。
我用FPGA控制它们。FPGA内部有两个可编程的PLL。
1、不知道可不可以将一个PLL的输出连接到两片DA上,另一个PLL的输出连接到5片AD上呢?
2、如果使用时钟芯片的话,有什么好的芯片推荐吗?
如果使用时钟芯片,可不可以让1路输出连接到2个DA…