Other Parts Discussed in Thread: CDCE62005 我们参考6678 EVM做的一款带有两个DSP的开发板,上电控制用spartan6。两个DSP分别用了参考EVM板的两组CDCE62005时钟芯片。
今天我在调试DSP1的时候出现了Error connecting to the target:Connect to PRSC failed的问题,然后就去测时钟,发现DSP1时钟芯片的输出波形都不正常,但是DSP2的CDECE时钟芯片的输出时钟完全正常!
我测了时钟晶振…
Other Parts Discussed in Thread: CDCE62005 , DAC3482 最近在使用贵公司EVM DAC3482时之前都好好的 都是使用DAC348x-GUI进行配置参数,但是昨天突然出现无法进行配置情况,板子连上电脑后所用默认参数归零,无法Load Regs 也无法即时通过软件修改诸如增益等参数,但是CDCE62005参数可以修改,我想请问是否是我的DA芯片烧坏了 或是其他情况,我对这块板子不是很了解,无法做出判断希望得到您的帮助,谢谢。
Other Parts Discussed in Thread: CCSTUDIO 自己画的EVM板 加载GUI的驱动后 设置参数保存INI文件 后 点击TOOL中的 Download the firmware to EVM 需要加载。BIN文件,可是我发现GUI软件中没有生成。BIN文件? 是我的驱动加载不正确么? 还是我需要生成。hex文件再装换成BIN文件。
Other Parts Discussed in Thread: CDCE62005 HI all,
我使用CECE62005时钟芯片产生DSP的四路时钟,U0 用SMART_MUX直接输出,其他路用VCO_CORE输出,输入时钟用的AUXIN输入25MHz,
用SPI接口加载配置之后,发现U0输出25MHz,U1输出200M,U3输出100M(这三路符合我的需求),U2没有输出为2.7V的高电平、U4输出80MHz(我的需求是U2输出50M,U4输出100M)。有两路不对,帮忙看看是什么问题?谢谢…
Other Parts Discussed in Thread: CDCE62005 硬件环境:自制板卡,C6670+K7 FPGA,两者的参考时钟使用同一个时钟。
软件:DSP端跑的从论坛下载的例程,FPGA端使用自己生成的srio IP核。设置的参数为,参考时钟125M,速率1.25G,链路x1.
问题描述:1.DSP端的sedres loopback测试通过,FPGA端自环也通过。
2.后用导线将DSP SRIO的tx和rx短接,跑正常模式(不自环),可以初始化完成(err寄存器显示port…
Other Parts Discussed in Thread: CDCE62005 最近组里项目需要用到CDCE62005这个时钟芯片,电路是前面师兄画的只能通过SPI接口配置,用的是网上的clk fpg感觉总是配置不上,输入是25MHZ晶振,需要2,3,4输出端只有4有135MHZ的时钟输出。2.3端口只有2.7V左右电平无时钟,然后用另一块没配置过的芯片也是一样的输出结果,因为是新手不知道是哪里出了问题,希望大神们帮我想想办法,谢谢了。