Other Parts Discussed in Thread: CDCM61001 , CDCE62005 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/722297/tms320c6655-can-i-use-cdcm61001rhbt-for-c6655 器件型号： TMS320…
Other Parts Discussed in Thread: CDCE62005 , CDCE62002 你好，我想将ADC324X采集到的数据给FPGA，实在不太确定这个SYSREF信号怎么配置，如下图所示。ADC324x的CLK和SYSREF信号由CDCE62005提供合适吗？是否还需要向FPGA提供SYSREF信号？还是：ADC324x的CLK单独给，FPGA给ADC提供SYSREF？倘如只使用了ADC一个通道，SYSREF信号还需要吗？谢谢！
Other Parts Discussed in Thread: CDCE62005 TI专家好，
有个问题，6670开发板的时钟拓扑如下，
但是在我的设计中，我把CDCE62005删除了，用GEN2去产生一个83.3MHz给6670的DDR3 controller时钟输入
GEN2 CDCE62005设置如下
我想问的是：
1.在这种配置下，CDCE62005产生一路83.3MHz给6670的DDR3时钟输入，经过6670 DDR3内部的PLL（M=31，D=1）去产生83.3MHz*(31…
Other Parts Discussed in Thread: CDCE62005CDCE62005RGZT 的输出波形随着频率增加逐步降低，150M Hz时大概是2.2Vpp,而300MHz时输出1.2Vpp.,而客户一般应用在150M Hz和125HZ，这样峰峰值太大了，请帮忙看下这种情况是否正常？是否可将Vpp控制到一个1V多点的范围。
Other Parts Discussed in Thread: CDCM6208 , CDCE62005 , CDCI6214 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/712896/4-port-clock-generator-solution 主题中讨论的其他器件…
Other Parts Discussed in Thread: DAC3482 , DAC3484 , CDCE62005 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/728858/dac3482evm-dac3482evm-internal-pll …
