Other Parts Discussed in Thread: CDCE62005 最近组里项目需要用到CDCE62005这个时钟芯片,电路是前面师兄画的只能通过SPI接口配置,用的是网上的clk fpg感觉总是配置不上,输入是25MHZ晶振,需要2,3,4输出端只有4有135MHZ的时钟输出。2.3端口只有2.7V左右电平无时钟,然后用另一块没配置过的芯片也是一样的输出结果,因为是新手不知道是哪里出了问题,希望大神们帮我想想办法,谢谢了。
Other Parts Discussed in Thread: CDCE62005 TI专家好,
有个问题,6670开发板的时钟拓扑如下,
但是在我的设计中,我把CDCE62005删除了,用GEN2去产生一个83.3MHz给6670的DDR3 controller时钟输入
GEN2 CDCE62005设置如下
我想问的是:
1.在这种配置下,CDCE62005产生一路83.3MHz给6670的DDR3时钟输入,经过6670 DDR3内部的PLL(M=31,D=1)去产生83.3MHz*(31…
Other Parts Discussed in Thread: CDCE62005 设计介绍:
我是参考6678评估板进行的时钟设计,将CDCE62005两级串联,第一级25M晶振输入,+/-50ppm精度,输出依次为66.67M、100M、66.67M、100M、100M,同时将第二路输出的100M接入第二级62005的PRI输入端,AC耦合,输出4路156.25M,最后一路关闭。
两级的PFD均为3.125M,CP CURRENT均为2mA,输出均为LVDS。
问题描述:
…
Other Parts Discussed in Thread: CDCE62005 在给CDCE62005通过SPI设置到ram时,寄存器0的write read都正常,U0P/N管脚输出正常
然后使用ram 到eeprom命令后,
复位62005,通过将 POWER_DOWN管脚拉低再拉高实现
再去读寄存器0的值时发现有两块板的值变为1了,还有一块板是0
其他值都写进eeprom,就只有寄存器0未写入到eeprom
请问这是什么问题?跟硬件外围有关吗?