搜索提示
找到 353 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] TMS320C6672：未使用外设的设置

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Kyle： 感谢您的支持。 本设计指南介绍时钟发生器的使用。 客户可以使用固定频率晶体器件吗？ 是否有任何电路使用具有固定频率输出的石英器件？ 他们正在使用 CDCE62005 、如果 有晶体器件随附的参考示例、请告知我们。 (晶体器件模型名称等) 使用一个时钟发生器、它的优势是能够评估通过改变(或停止)电源频率来减少电流消耗的可能性。 另一方面、其缺点是需要首次写入操作…
    • Answered

  • [参考译文] DAC34SH84EVM：DAC34SH84EVM 的电源问题

    已解决
    Other Parts Discussed in Thread: CDCE62005 , DAC34SH84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/691523/dac34sh84evm-power-supply-problem-of-dac3…
    • Answered

  • RE: [参考译文] DAC3484EVM：与 TSW1400配合使用

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 ” 罗恩·布雷丁 对于所有4个通道、输入数据速率均为32MHz。 我看不到如何根据这个数据速率设置 DACCLK。" 如果输入端的信号采样率为32MHz、则输入 DATACLK 为所有4个通道的每个 DDR 时钟64MHz。 ” 姜夏 DACCLK 取决于您打算使用的最终内插设置。 如果您希望内插2倍、则 DACCLK 为每个基带数据通道32MSPS * 2 = 64MSPS…

  • 6678与K7 FPGA 之间SRIO的PHY层连接不通

    Other Parts Discussed in Thread: CDCE62005 如题 自己做的一块6678与K7的板子 使用1X SRIO连接 希望是FPGA发送 DSP接收 速度1.25G， DSP SRIO时钟250M， FPGA SRIO时钟125M 时钟不同源 为两片CDCE62005的输出。FPGA使用的调试SRIO IP核 下图是FPGA使用Chipscope抓取的数据图片 第二行：FPGA收到的DSP发来的数据； 第一行：FPGA判断DSP发来的数据是是否正确，F 表示4个Byte都是正确的…
    • Answered

  • RE: TMS320C6678: TMDSEVM6678LE开发板上的FPGA1能否拆除？

    已解决
    不能拆除，请看附件EVM板TRM文档上对FPGA的作用说明。 The FPGA (Xilinx XC3S200AN) controls the EVM power sequencing, reset mechanism, DSP boot mode configuration and clock initialization. The FPGA also provides the transformation of TDM Frame Synchronization signal and Reference…
    • Answered

  • [参考译文] CDCE62005EVM：寄存器值无效或超出范围

    已解决
    Other Parts Discussed in Thread: CDCE62005EVM , CDCE62005 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/790240/cdce62005evm-register-values-invalid-or-out…

  • 6678时钟设计问题

    Other Parts Discussed in Thread: CDCE62005 , CDCM61002 我不想使用cdce62005,觉得增大了调试难度，想使用不需要配置就可以使用的晶振什么的，可以推荐一下使用哪种吗？6678的时钟是什么类型了

  • 6678的差分时钟线 CLKN和CLKP可以互换吗？

    Other Parts Discussed in Thread: CDCE62005 如题 使用的6678DSP 和CDCE62005时钟芯片的组合 因为在硬件连线的时候发现很多线都是扭着的。 所以问一下差分时钟的N/P不对应可以吗？ 这样我连线的时候就会顺利很多。 以前好像看到过一篇英文的帖子说这样可以 但是现在找不到了。 所以来问一下 如果可以的画能麻烦告诉我出自哪篇资料吗？ 看不到资料老大可能不会让我这么做的。
    • Answered

  • 关于6678EVM SRIO参考时钟修改

    已解决
    Other Parts Discussed in Thread: CDCE62005 各位专家： 6678EVM SRIO的参考时钟是由可编程时钟芯片CDCE62005 提供的， 我想将SRIO参考时钟由原来的312.5MHz降低为156.25MHz，请问怎样实现？谢谢
    • Answered

  • 关于cdce52005 VCO校准的问题

    已解决
    Other Parts Discussed in Thread: CDCE62005 VCO校准手动方式，根据datasheet是要往reg6.bit27写1，然后再reg6.bit22中：To enable this command a rising edge must be generated.(ie, write a low followed by a high to this bit location)， 按照这个说明应该是往bit22写0再写1；可为什么我在翻看很多帖子的时候，发现有几个TI员工的回帖都是说写1再写0…

未找到您搜索的内容？发布一个新问题吧。