搜索提示
找到 356 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] CDCE62005：初始化和编程序列

    已解决
    Other Parts Discussed in Thread: CDCE62005 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/870915/cdce62005-initialization-and-programming-sequence 器件型号： CDC…
    • Answered

  • [参考译文] DAC3482EVM：配置文件中的 CDCE62005寄存器不映射到有效设置

    已解决
    Other Parts Discussed in Thread: DAC3482 , CDCE62005 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/952028/dac3482evm-cdce62005-register-in-config-file…
    • Answered

  • RE: 关于CDCE62005配置的几个问题

    已解决
    我也遇到类似的问题，按照你的方法写入EEPROM后，能重新校准了，正确输出，PLL_LOCK也能正常锁定。
    • Answered

  • RE: [参考译文] CDCE62005：输入时钟支持

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Divy、 CDCE62005可接受高达250MHz 的 LVCMOS 格式输入。 请参阅数据表中的表6.5。 CDCE62005具有内部 EEPROM、用于在系统级测试期间进行自定义编程。 如果您询问的是具有预编程 EEPROM 的定制器件、这也适用于更高容量的应用。 此致、
    • Answered

  • RE: [参考译文] CDCE62005：未生成所需的时钟

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Shahzad、 这是 DAC 的 GUI、我们的团队不熟悉它。 建议您在数据转换器论坛中发帖。 我将关闭此帖子、如果您对 CDCE 器件有疑问、请随时在此处发布新帖子。

  • CDCE62005 PLL UNLOCK 1.6V

    FPGA output 155.52M diff clk to cdce62005 sec PINS.We used the out0 and out1 PINS output 155.52M diff clks.this design we used the old borads are ok.The schematic and the registers are the same.We test the PLL output pin is 1.6V.And the output frequency…
    • Answered

  • [参考译文] CDCE62005：SPI_LE 和断电之间的时序要求

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/837740/cdce62005-timing-requirements-between-spi_le-and-powerdown 器件型号： CDCE62005 大家好 根据文档、为了使 EEPROM 正确加载、在…

  • RE: cdce62005 25M晶振不起振

    你好，分频系数是按照CDCE62005 EVMsoftware设定的，具体的值上面有，选的VCO1，后来没有选VCO，直接通过25M分频也没用输出，测量25M的输入晶振，为高电平
    • Answered

  • [参考译文] CDCE62005：LVPECL 输出电平规格

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/801556/cdce62005-lvpecl-output-level-specifications 器件型号： CDCE62005 对于 LVPECL 输出，VOH 最大值规格为 Vcc-0.88或 Vcc=3.3V…
    • Answered

  • RE: [参考译文] CDCE62005：DAC3484EVM PLL_LOCK 显示绿色、D1未亮起...

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Ron、 您能否检查/尝试以下操作： 1) 1)确保平衡-非平衡变压器输出/CDCE62005输入满足 CDCE62005的输入要求。 2) 2)如果可能、尝试查看 PLL 是否与 EVM 上的19.2 TCXO 锁定。 这可能需要一些附加设置。 3) 3)请参阅 CDCE62005数据表中的"8.3.8 VCO 校准"、以便在输入频率有效时开始重新校准。 …

未找到您搜索的内容？发布一个新问题吧。