搜索提示
找到 351 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] CDCE62005：受 U0端口寄存器访问影响的 U1-U4时钟输出

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Hao、感谢您的评论和建议、我们在 更改 U0分频器时没有直接测试其他端口的频率和振幅或信号输出、 我们刚刚 进行了一些实验、只需将任何数据写入 CDCE 芯片内的寄存器就会干扰芯片、 从而使其声明 PLL 解锁。 即使将相同的数据写入同一个寄存器也会导致问题。 该寄存器可与任何输出端口相关联。 因此、该时钟发生器无法在运行时处理任何更改。 我们必须使用另一个外部分频器来处理来自…

  • RE: CDCE62005 编程

    不好意思，现成的程序没有，寄存器的配置可以使用EVM software帮助配置。

  • RE: CDCE62005读eeprom寄存器时第一个寄存器总是0？

    你在向62005的RAM中配置完register0~7后，再向62005发送一个指令x"0000001F",这样就可以将RAM中的数据拷贝到EEPROM中
    • Answered

  • RE: [参考译文] CDCE62005：该电路是什么？ 以及如何处理 LVPECL

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Ryan、 这适用于150欧姆输出端接控制。 如果 CDCE62005使用 LVPECL 类型、则每条线路需要一个150 Ω 的偏置电阻器接地；如果 CDCE62005使用其他输出类型、则偏置电阻器无效、应悬空。 在您的情况下、如果 LVPECL 类型是固定的、则150欧姆电阻器也可以直接连接到 GND (无需像 EVM 所示那样以编程模式进行设计)。 然后是交流电容器和…

  • cdce62005输出有三次谐波

    Other Parts Discussed in Thread: CDCE62005 如题，需要的本来是100MHZ，实测单端有-8dbm，但是300MHZ也有-13左右
    • Answered

  • [参考译文] CDCE62005：寄存器/设置通过 GUI 读回

    已解决
    Other Parts Discussed in Thread: CDCE62005 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/723392/cdce62005-register-setting-read-back-through-gui 器件型号： CDCE…

  • CDCE62002、CDCE62005、CDCM6208抖动清除

    TI 认为已经解决
    Other Parts Discussed in Thread: CDCM6208 , CDCE62005 , CDCE62002 , LMK04906 , LMK04808 CDCE62002、CDCE62005、CDCM6208这三款工作在时钟清除器模式下的区别是什么呢，哪款抖动清除性能更好。 本人想用FPGA的锁相环输出的一个时钟作为时钟清除器的输入参考时钟，FPGA的datasheet给的抖动参数为最大282ps P-P，想得到两路1ps RMS的62MHz时钟输出，以上三款清除器是否可以实现，或是有其它容易实现的方案推荐…
    • Answered

  • [参考译文] TIDA-00078：CDCE62005 GUI 控制

    已解决
    Other Parts Discussed in Thread: CDCE62005 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/675054…

  • 关于CDCE62005配置相关问题！

    Other Parts Discussed in Thread: CDCE62005 自己设计的6678原理图，FPGA+DSP6678，FPGA控制6678上电，DSP时钟由2级CDCE62005提供，第一级由外接参考时钟25M晶体提供；第二级由第一级产生100M做参考，大体原理是参考开发板设计，相关电路也是采用开发板设计，PD是一上电就拉高。通过软件工具和手册配置了两级62005寄存器输出100M，现象是所有输出均没有，PLL_LOCK长低；经测量电源均正常； 1 晶体没有起振，晶体是一端接地…
    • Answered

  • RE: [参考译文] CDCE62005：芯片#39；s 输出时钟= 2.5 x [所需频率]；锁定未激活。

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 David： 您是在 CDCE62005 EVM 上还是在另一个自己的电路板上进行测量？ 使用 CDCE62005 EVM 和配套 GUI、我能够顺利地将您的配置编程到器件中。 首先、我将配置保存到*。ini 文件中、然后将配置文件加载到 GUI 中、写入所有寄存器、然后校准器件。 在默认设置3.4ns 下校准后、PLL 锁定指示器始终为高电平。 我正在测量输出端的正确输出频率…

未找到您搜索的内容？发布一个新问题吧。