搜索提示
找到 90 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] CDCE72010：将多个非板载 CDCE7210 PLL#39与 eachother 同步

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 大家好、感谢您提供 LMK0482x 同步应用手册、这对我们新的时钟合成方案的原型设计非常有帮助。 我有一个关于 CDCE72010数据表中语言的最后一个问题。 在分频器表8和12中、主数表示法是什么意思？ 换句话说、4分频(X42) 与4'(0x0)之间的区别是什么
    • Answered

  • [参考译文] CDCE72010：SPI 接口

    已解决
    Other Parts Discussed in Thread: CDCE72010 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/755139/cdce72010-spi-interface 器件型号： CDCE72010 你好 您是否可以在复位或保持模式下进行…
    • Answered

  • cdce72010的输出是否有问题，是否是我寄存器配置的问题呢？

    已解决
    大家好，我通过SPI给cdce配置之后第四路输出的时钟波形为什么会周期性的出现高电平？如下图 每一个寄存器配置如下： 683C0350 68000021 83840002 68000003 E9800004 68000005 68000006 83400017 68000098 68050CC9 05FC270A A000040B 0000180C 请问是哪出了问题？
    • Answered

  • [参考译文] CDCE72010 EVM 板上的部件

    已解决
    Other Parts Discussed in Thread: CDCE72010 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/726838/part-on-cdce72010-evm-board 主题中讨论的其他器件： CDCE72010 VCXO 的替代器件型号是什么…
    • Answered

  • [参考译文] CDCE72010：输入终端要求

    已解决
    Other Parts Discussed in Thread: CDCE72010 , LMK03318 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/703954/cdce72010-input-termination-requirements 器件型号： CD…

  • CDCE72010输出时钟问题

    Other Parts Discussed in Thread: DAC3283 , ADS62P49 几个通道配置一样，输出波形差异很大 时钟的占空比不对，影响了我系统的工作，怎么调整呢

  • RE: [参考译文] ADS4249EVM：控制 EVM 上的 CDCE72010芯片

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Aronii、 如果您有兴趣、我们有一个可执行程序、可以使用板上的 FTDI 器件写入 CDCE72010器件的寄存器。 不过、我们无法使其读取寄存器。 此致、 Jim
    • Answered

  • 求助：两块CDCE72010输出同步

    已解决
    Other Parts Discussed in Thread: CDCE72010 我们有两块CDCE72010的EVM，分别在PRI REF输入同步的100M LVDS时钟，根据不同配置，现在每一个CDCE72010都可以显示模拟锁或数字锁成功，并且两块CDCE72010都可以输出12.288M时钟（我们统计周期为81.38ns，后面的几位小数在持续变化），但是两块CDCE72010之间的输出不同步，是否有寄存器组合可以控制输出时钟和REF的上升沿同步？

  • CDCE72010锁不住问题

    Other Parts Discussed in Thread: CDCE72010 尊敬的TI工程师： 最近在调试CDCE72010，配置完所有寄存器之后，输出端的信号可以探测到相应的频率，但是抖动比较大，而且PLL_LOCK管脚也没有锁定。我的外围LF电路已经按照如图设计：
    • Answered

  • CDCE72010晶振频率问题

    已解决
    Other Parts Discussed in Thread: CDCE72010 利用CDCE72010产生自己需要的频率，对寄存器进行配置，结果一直不正确。手册中说的晶振频率491.52MHz,这个频率是固定不可修改的吗？因为采用二分频输出时，无论怎么配置，输出时钟都是245.76MHZ,请问这种问题如何解决呢，新手求指教！感激不尽！

未找到您搜索的内容？发布一个新问题吧。