搜索提示
找到 87 个结果 查看 问题 帖子 排序依据

  • [参考译文] ADS5562EVM：ADS5562EVM - CDCE7.201万修改-直接馈入低抖动时钟

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/601552/ads5562evm-ads5562evm---cdce72010-modification---direct-feed-in-of-low-jitter-clock 部件号： ADS5562…
    • Answered

  • RE: [参考译文] 使用200MSPS ADC进行数据采集

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好，Jim： 是否可以模拟CDCE7.201万时钟同步器？ 您如何使用IBIS模型为ADC和时钟同步器执行PCB布局？

  • [参考译文] DAC5682Z：在采样速率高于250MSPS时运行DAC5682Z时出现问题

    Other Parts Discussed in Thread: DAC5682Z 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/636624/dac5682z-problem-with-running-dac5682z-at-sampling-rates…
    • Answered

  • 新人求助，CDCE72010默认VXCO为491.52MHz，如何改为737.28MHz给输出端口？

    已解决
    急求指教，谢谢！
    • Answered

  • RE: CDCE72010晶振频率问题

    已解决
    你可以换一个480M的VCXO

  • CDCE72010锁不住问题

    Other Parts Discussed in Thread: CDCE72010 尊敬的TI工程师： 最近在调试CDCE72010，配置完所有寄存器之后，输出端的信号可以探测到相应的频率，但是抖动比较大，而且PLL_LOCK管脚也没有锁定。我的外围LF电路已经按照如图设计：

  • [参考译文] CDCE7.201万EVM：将输出同步到参考时钟

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/579528/cdce72010evm-output-synchornize-to-reference-clock 部件号： CDCE7.201万EVM 我将CDCE7.201万 EVM配置为如下所示， 并在附件中的文件…

  • 【颁奖结束】WEBENCH 新用户设计有礼 & 老用户推荐有礼

    Other Parts Discussed in Thread: LM3401 , TPS563200 , TMS320F28235 , TPS54560-Q1 , LMZ12003 , LM3402 , CDCE72010 , CDCLVC1102 , LMZ13610 , LMC6032 , TPS54239 本次颁奖活动也顺利结束，感谢各位的积极参与！！ ------------------------------------------------------------------------------…

  • CDCE72010寄存器配置问题

    TI 认为已经解决
    Other Parts Discussed in Thread: CDCE72010 由于项目需要，用到这个芯片，公司考虑成本，没有购买TI原厂的SPI配置器，而是采用国产的SPI适配器对芯片寄存器进行配置，可是老是配置不成功，非得用TI原厂的配置才行吗？

  • CDCE72010 PLL LOCK不锁定问题（急求）

    Other Parts Discussed in Thread: CDCE72010 TI工程师，你好： 在使用CDCE72010 PLL芯片时出现PLL LOCK锁不上的问题。我采用SEC Frequency 10MHZ，VCXO为768MHz。PFD Frequency=80KHZ，LOCK detect配置如下图所示，Y0、Y1、Y2、Y3、Y6、Y7、Y8=8分频，Y4、Y5=4分频。 寄存器值为 REGISTERS REG0=E83C0AB0 REG1=69080051 REG2…

未找到您搜索的内容？发布一个新问题吧。