Other Parts Discussed in Thread: CDCE925 , CDCE913 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/589991/cdce925-ibis-model 部件号: CDCE925 主题中讨论的其他部件: CDCE913 您好…
Other Parts Discussed in Thread: CDCE925 , ADC08200 cdce925的一个PLL有3个LVCMOS输出,可各自分频.那这三个输出是同相位的么?误差有多大呢?
还有~一个输出能否同时驱动ADC08200的CLK端和FIFO SN74V273的WCLK时钟输入端呢?
如图所示,Y4,Y5是同相位的么??
Other Parts Discussed in Thread: CDCE925 , LMK02002 , LMK03000 CDCE925 能正确控制,参考pdf其最小输出频率可达FIN/PDIV,但是实测一块板子,外部晶振27M,能够输出5K,这个怎么设置才能出来啊,我死活只能到26K,这个是27M/1023(27M是晶振频率、1023是pdiv1)的值!哪位用过的提个醒啊!
Other Parts Discussed in Thread: CDCE925 最近调试CDCE925发现这样一个现象:输出时钟的电压幅值范围与输出频率高低有关系。同一个PLL输出的两个时钟(例如74.25MHz和148.5MHz),高频时钟的电压peek-peek大概是2.4V左右,而低频时钟大概在5V左右。请问这是925的特性吗?可以让输出时钟的电压幅值范围一致吗?
PS:手册上描述分频公式的部分提到fvco范围是100-200M。可是手册的feature部分提到是230M。请问确切的范围是多少…
Other Parts Discussed in Thread: LMK1C1102 , SN74AXC1T45 , CDCE925 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1510806/cdcel925-question-on-output-impeda…