筛选选项 重置

全部
论坛 (16)
技术文章 (0)
Wikis (0)
文件 (7)
组 (0)
FAQ
  • 仅显示 FAQ
回复
  • 已解决
  • TI 认为已经解决
  • 建议的答案
  • TI 员工已回复
  • 已被回复
创建时间
  • 任意
  • 过去 1 周
  • 过去 1 个月
  • 过去 3 个月
  • 过去 6 个月
  • 过去 1 年
始于
至


搜索提示
找到 16 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] CDCE949-Q1：如果需要将 Y4 POCLK 配置设置为26.8MHz、i2c 需要哪些参数？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Kygo、 请尝试使用此器件的 GUI 软件来生成正确的频率。 至于原理图、我觉得一切都很好、只是我没有得到 VCtr 引脚的输入。 但是、只要它是所需的电压控制信号、就没有问题。 此致、 Hao

  • RE: [参考译文] CDCE949-Q1：三态输出的 IOZ 泄漏电流

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Atsushi、 请通过电子邮件发送特征评定请求、我们将在离线讨论资源分配问题。 此致、 Hao
    • Answered

  • [参考译文] CDCE949-Q1：SCL 迟滞

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/969499/cdce949-q1-scl-hysteresis 器件型号： CDCE949-Q1 大家好、 我的客户想知道 I2C SCL 输入的迟滞值。 请支持。 此致、
    • Answered

  • RE: [参考译文] CDCE949-Q1：LVCMOS 时钟输入模式

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Atsushi、 默认情况下、EVM 使用27MHz、因此未使用交流耦合外部时钟(具有用于外部偏置的占位符)。 但是、如果输入是 LVCMOS 格式、则无需交流耦合电容器。 据我所知、IBIS 模型仅描述输出特性、不包括相位噪声。 因此、输入信号类型/质量无关紧要。 负载电容用于 XTAL 输入。 无需为 LVCMOS 输入添加任何电容接地。 此致、 Hao
    • Answered

  • RE: [参考译文] CDCE949-Q1：I2C 就绪的启动时间、等待时间

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Hirai-San、 在对内核启动进行进一步测试- 1.8V 而非3.3V 输出内核-我注意到时间应该是~800us。 这应包括晶体稳定、PLL 启动等
    • Answered

  • [参考译文] CDCE949：输出相位和温度变化

    已解决
    Other Parts Discussed in Thread: CDCE6214-Q1 , LMK05318B 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/976630/cdce949-output-phase-and-temperature-variati…
    • Answered

  • RE: [参考译文] CDCE949-Q1：生成各种电压和频率

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好，Taito， 可通过简单的电阻分压器来处理下限电平转换。 例如、这可以将3.3V CMOS 分压至1.8V： 如果考虑输出电流、请考虑使用直流块消除直流电流。 此致、 Hao
    • Answered

  • [参考译文] CDCE6214-Q1：创建各种电压和频率

    已解决
    Other Parts Discussed in Thread: CDCE949-Q1 , CDCE6214-Q1 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/939001/cdce6214-q1-create-the-various-voltage-and-…
    • Answered

  • [参考译文] CDCE937：CDCE937和系列产品的数据表中的错误和冲突信息：CDCE913、CDCE925、CDCE949

    已解决
    Other Parts Discussed in Thread: CDCE937 , CDCE949 , CDCE925 , CDCE913 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/946528/cdce937-errors-and-conflicting-information…
    • Answered

  • RE: [参考译文] CDCE949-Q1：时钟放大器；计时论坛

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Gavin、 如果已将 Y1配置为 PLL 旁路模式、则 Y1可以满足要求。 然而、Y3是从 PLL 合成的、不符合要求。 我针对类似配置测量了>>3psRMS，但可能会进行一些优化。 此致、 通道
1 2

未找到您搜索的内容？发布一个新问题吧。