Other Parts Discussed in Thread: CDCLVP1102 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/575981/cdclvp1102-cdclvp1102-for-pcie-clock-buffer 部件号： CDCLVP110…
Other Parts Discussed in Thread: CDCLVP1102 , CDCLVP1204 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/598826/cdclvp1204-operation-at-outn3-pin16-to-gnd 部件号…
Other Parts Discussed in Thread: CDCLVP1102 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/595066/lmk01801-can-two-two-clock-inputs-of-lmk01801-be-driven-by…
Other Parts Discussed in Thread: CDCLVP1102 如果使用两个频综,但是参考晶振采用同一个,选用一般的时钟分配芯片是否就可以,担心是否能满足对参考时钟的小影响,比如相位噪声什么的,如果分配供数字电路使用的时钟没什么担忧.但是作为频综的参考时钟,不是很肯定.实际就是一个问题:如何判断时钟分配芯片对时钟质量的影响程度.同时考虑的问题是,假如始终是差分的射频时钟呢,比如差分1.2G,采用什么分配芯片?
