搜索提示
找到 21 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] CDCLVP1208：用于创建 quot；输出使能&quot；引脚的未使用输入

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Zach： 我认为当数据表提到输入可以保持悬空时、假设永远不会选择它作为有源输入。 大多数情况下、将它们保持悬空很可能是可行的、但我认为在本例中、如果选择该引脚是为了使器件行为尽可能可预测、则最佳做法是将其拉低。 我认为、仅 在每个引脚上连接一个简单的1K 接地电阻即可正常工作、如果您遇到任何问题、请告诉我。 此致、 康纳
    • Answered

  • [参考译文] DAC3174：DAC 电路设计查询

    已解决
    Other Parts Discussed in Thread: DAC3174 , CDCLVP1208 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1253195/dac3174-dac-circuit-design-query 器件型号： DAC3…

  • RE: [参考译文] LMK01020：SYNC*信号 wrt 至分配时钟的时序要求

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Jose、 您是否认为我们可以通过将 LMK01020 (第一级)与/4一起使用来获得25MHz 时钟、然后在 第一级输出上使用2：8 LVPECL 缓冲器 CDCLVP1208 (第二级)来将此设置更改为更简单的解决方案？ 由于第二级中的偏斜较低、因此您可以避免额外的同步。 请告诉我、如果您想了解这一点、否则我们需要进一步了解一下 、以了解 LMK01020的时序关系…

  • CDCLVP1208: 时钟buffer咨询

    TI 认为已经解决
    Part Number: CDCLVP1208 CDCLVP1208RHDR的差分输入管脚外接差分晶振，需要区分差分晶振时钟的P和N吗？ 比如差分晶振的CLKP接到 CDCLV1208RHDR的INN0, CLKN接到CDCLV1208RHDR的INP0,这样接会有问题吗？
    • Answered

  • RE: [参考译文] CDCLVP1208：传统交流库仑电容模块

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 交流耦合电容器和负载构成一个高通滤波器。 使用此公式、您可以计算/估算该滤波器的截止频率。 一个简单的视图是、低于截止频率的频率将不会通过。 f=1/(2πRC) 估计的截止频率应至少为时钟频率的1/10。 但我建议至少使用1/100. 此致、 Julian
    • Answered

  • [参考译文] CDCLVD1208：功耗与频率间的关系

    已解决
    Other Parts Discussed in Thread: CDCLVD1208 , CDCLVP1208 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1032516/cdclvd1208-power-consumption-vs-frequency 器件型号…
    • Answered

  • [参考译文] CDCLVP1208：RE：CDCLVP1208输出同步选项

    已解决
    Other Parts Discussed in Thread: CDCLVP1208 , LMK04832 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/991264/cdclvp1208-re-cdclvp1208-output-sync-options 器件型号…
    • Answered

  • RE: [参考译文] DAC5675A：LVDS 或 LVPECL 差动时钟信号可用于 CLK/CLKC 输入？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 K： 对于 DAC5675A、可应用于仍在建议工作条件下工作的最小差分信号为0.4Vpp。 对于有关 CDCLVP1208的问题、请使用以下表格( https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum )。VOD 小于是很好的、因为它为您提供了游戏空间。 最好接近最大值…
    • Answered

  • RE: [参考译文] LMK00334：使用电源引脚将输出断电

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 A1。 应该可以 答2. 如果您需要另一个 PCIe 缓冲器、我们有 CDCDB2000、它具有20个输出且 符合 DB2000QL 标准。 您还可以考虑将 CDCLVD110A 用于具有独立输出使能端的器件。 如果您需要具有使能功能的器件来禁用一组输出、请考虑 CDCLVP1208、您可以使用 IN_SEL 引脚作为全局输出使能。 此致、 通道
    • Answered

  • [参考译文] CDCM6208：PLL 旁路

    已解决
    Other Parts Discussed in Thread: CDCM6208 , CDCLVP1208 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/925460/cdcm6208-pll-bypass 器件型号： CDCM6208 主题中讨论的其他器件： C…

未找到您搜索的内容？发布一个新问题吧。