Other Parts Discussed in Thread: CDCM61001 , AM2434 , CDCM61002 , LMK3H0102 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1301716/tda4ve-q1-heterogenous-multiprocessor…
Other Parts Discussed in Thread: CDCM61001 , CDCM61002 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/775320/cdcm61001-cdcm61001 器件型号： CDCM61001 主题中讨论的其他器件： …
Other Parts Discussed in Thread: CDCM61002 我电路上用了一个固定输出的CDCM61002，输出一个100MHz送到C6657的DDRCLK端，不知道这个输入值，能通过C6657的PLL正常配置，让DDR工作在800，1033，1333吗？我看DEMO中输入是66.7MHz，但是那个时钟发生器需要外部控制器来配置，我选的CDCM61002只是外部用几个上下拉电阻就能实现配置，但是却输出不了66.7MHz，我的理解是C6657内部应该能配置成需要的时钟，不知道是不是这样的…
Other Parts Discussed in Thread: CDCM9102 , CDCM61002
在开发的新平台产品，考虑用DRA624的PCIe接口扩展1路以太网。遇到以下技术问题，请TI技术支持帮确认回复。多谢！
1）PCIe的时钟，是不是可以不需要用cdcm9102或 CDCM61002高精度时钟芯片？
2）关于抗干扰能力，会不会出现搞死PCIe回不来的情况，非要重启cpu?
Other Parts Discussed in Thread: CDCM61002 1、大家好，如标题所述，我的一个C6657板子SRIO、PCIE、HyperLink这几个接口我都用不到，是不是这几路查分输入时钟我就可以不用接了？
2、如上图所示DDRCLK最好输入多少M，内部使用最方便，请问我这个时钟配成62.5M可行，内部PLL能生成DDR正常使用的时钟吗？
我想用一片CDCM61002，正好能生成一路100M查分时钟给CORECLK用，另一路62.5M给DDRCLK用，不知道这样可行？ …
Other Parts Discussed in Thread: CDCM61002 ni您好，最近想参考TI6657开发板，做一块板卡。
发现原理图中，DDR时钟输入，62005这个片子原理图中标的是生成50M时钟，而到了6657原理图那页，又变成了66.67M时钟，不太懂DDR到底需要多少频率时钟输入。
此外，我只打算使用DDR，其他外设都不用，是不是只需要DDRCLK和CORECLK两个时钟？麻烦推荐一个时钟芯片，cdcm61002？好像不能同时产生100M和66.67M。
Other Parts Discussed in Thread: AM5708 , CDCM61002 , AM5728 , SYSCONFIG 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1060736/am5708-pcie-x2-gen2-link-training-faile…
