搜索提示
找到 27 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] TMS320C6671：C6671+FPGA SRIO PORT_OK CAN#39；t be 1？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/972990/tms320c6671-c6671-fpga-srio-port_ok-can-t-be-1 器件型号： TMS320C6671 您好、香榭丽舍 客户在将 c6671连接到 FPGA 时无法初始化 SRIO、PORT_OK…
    • Answered

  • [参考译文] 有关 DRA624 PCIe 功能的更多信息

    已解决
    Other Parts Discussed in Thread: CDCM9102 , CDCM61002 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/725359/about-dra624-pcie-function 主题中讨论的其他器件： CDCM9102 、 CDCM61002 在开发新平台产品时…

  • DM8168的PCIe接口设计疑问

    Other Parts Discussed in Thread: CDCM61002 1、DM8168的PCIe只有两对差分输出对，两对差分输入对；如果要设计X4的PCIe接口，是否可以？默认使用那一对作为X1的差分数据对？ 2、DM8168的PCIe的参考时钟，是否可以使用从系统主板上提供时钟？需要在DM8168板上加入参考时钟生成电路，避免时钟问题？ 3、TI的DM8168的EVM板上加入的 CDCM61002电路目的是什么，为什么不是从系统主板上提供参考时钟给DM8168的PCIe接口？
    • Answered

  • [参考译文] 有关 DRA624 PCIe 功能的更多信息

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/725467/about-dra624-pcie-function 在开发新平台产品时、我们考虑 通过 DRA624的 PCIe 接口扩展1个以太网端口。 目前遇到下列技术问题。 1) 1)关于 PCIe 时钟、 是否需要 使用 cdcm9…
    • Answered

  • [参考译文] CDCM6.1002万：温度漂移

    已解决
    Other Parts Discussed in Thread: CDCM9102 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/625051/cdcm61002-temperature-drift 部件号： CDCM6.1002万 在“线程”中讨论的其他部件： CDCM6…

  • RE: 6678时钟设计问题

    板上有几片DSP？CDCM61002不用配置
    • Answered

  • RE: ADS58B18 TEST PATTERN 错误

    已解决
    输出的值没有看出规律，我就是要测试FPGA采ADC的输出对不对啊。我设置TEST pattern寄存器为01或10 ，ADC应该输出为全0或全1，可我的ADC输出的结果不是的。 我的100M CLK是cdcm61002差分输出给ADC的，ADC clk_out再差分进FPGA，ADC clk_out我用示波器和FPGA读都是正确的。

未找到您搜索的内容？发布一个新问题吧。