搜索提示
找到 60 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] CDCM9102：它是否支持外部振荡器输入？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、例如、 将交流耦合电容器短接以直流耦合3.3V LVCMOS 时钟 答3. 外部振荡器最小建议： 摆幅：2.5V±30% 占空比：40%至60% 输入压摆率：0.75V/ns A4。 不需要、不需要 此致、 通道
    • Answered

  • [参考译文] AM5728：AM5728串行器/解串器时钟- USB3.x 不需要？

    已解决
    Other Parts Discussed in Thread: CDCM9102 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/763483/am5728-am5728-serdes-clock---not-needed-for-usb3-x 器件型号： AM5728 主题中讨论的其他器件…

  • 请问CDCM9102这个芯片出来的时钟是多大的？，在100M+-300ppm范围内吗？

    Other Parts Discussed in Thread: CDCM9102 各位大大，请问CDCM9102这个芯片出来的时钟是多大的？，在100M+-300ppm范围内吗？
    • Answered

  • [参考译文] AM5728：PCIe_REF_CLK 源

    已解决
    Other Parts Discussed in Thread: CDCM9102 , AM5728 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/750730/am5728-pcie-_ref_clk-source 器件型号： AM5728 主题中讨论的其他器件： CDCM9102 、 …
    • Answered

  • RE: [参考译文] CDCM9102：CDCM9102 EVM 高分辨率

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Yangbo、 随附原理图供您参考。 此致 、e2e.ti.com/.../7573.CDCM9102EVM_5F00_schematic.pdf 通道

  • 关于DRA624芯片PCIe功能咨询

    Other Parts Discussed in Thread: CDCM9102 , CDCM61002 在开发的新平台产品，考虑用DRA624的PCIe接口扩展1路以太网。遇到以下技术问题，请TI技术支持帮确认回复。多谢！ 1）PCIe的时钟，是不是可以不需要用cdcm9102或 CDCM61002高精度时钟芯片？ 2）关于抗干扰能力，会不会出现搞死PCIe回不来的情况，非要重启cpu?
    • Answered

  • [参考译文] Linux/AM5728：PCIe 问题

    已解决
    Other Parts Discussed in Thread: CDCM9102 , AM5728 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/729929/linux-am5728-pcie-issue 器件型号： AM5728 主题中讨论的其他器件： CDCM9102 、 工具/软件…
    • Answered

  • RE: [参考译文] CDCM9102：如何将 LVPECL 模式的|VOD|降低至0.4Vp 至0.8Vp

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 如果它们遵循交流耦合 LVPECL 输出端接(如数据表中的图12)、则在驱动器附近的 P 和 N 侧添加~25 Ω 串联电阻(Rs)(在150 Ω 下拉之后)、以在接收器上形成具有50 Ω(RL、单端)负载端接的分压器。 电压分压比为(RL/(Rs+RL))~ 0.667。 Alan
    • Answered

  • [参考译文] 有关 DRA624 PCIe 功能的更多信息

    已解决
    Other Parts Discussed in Thread: CDCM9102 , CDCM61002 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/725359/about-dra624-pcie-function 主题中讨论的其他器件： CDCM9102 、 CDCM61002 在开发新平台产品时…
    • Answered

  • RE: [参考译文] DRA74：在 J6上使用 PCIe

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 由于您的电路板基于评估板、您能否确认您使用的是相同的 CDCM9102双路输出时钟发生器？ 如果是、则应遵循 EVM 时钟终端方案。 仅当您直接从电路板上的 J6 (无 CDCM9102)获取100MHz 时、才应修改终端方案以使用双路50 Ω 至 GND 电阻器。

未找到您搜索的内容？发布一个新问题吧。