搜索提示
找到 128 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] AM5748：DSP 内核最大时钟速度

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Nagendrakumar、 请参阅 AM57xx 时钟树工具、以便能够在以下位置可视化时钟配置和交互： www.ti.com/.../clocktreetool Tom
    • Answered

  • RE: [参考译文] RTOS/AM5728：如何使用 PROCESSOR-SDK-RTOS-AM57X 更改 QSPI-Flash CLK

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Matusan、 您的客户尝试使用 QSPI 时钟做什么？ 48MHz 是此器件支持的最大 QSPI 时钟设置、并且根据您确定的更改预分频器允许您下调时钟。 让我尝试并解释一下该器件上 QSPI 的时钟设置。 QSPI 模块根据 此处的时钟规格使用每个 DPLL 计时 QSPI 模块的 QSPI GFCLK 设置为48MHz。 此配置使用 CM_L4PER2_QSPI_CLKCTRL_REG…
    • Answered

  • [参考译文] 66AK2G12：UART PLL

    已解决
    Other Parts Discussed in Thread: CLOCKTREETOOL 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/773394/66ak2g12-uart-pll 器件型号 ：66AK2G12 主题中讨论的其他器件： CLOCKTREETOOL 您好！ 我没有找到任何有关…

  • RE: GPMC_FCLK 的来源

    最直观的方法建议可以利用时钟配置工具倒推查找。 www.ti.com/.../clocktreetool
    • Answered

  • RE: [参考译文] AM5728：PCIe 配置模式

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 是的、应该可以进行此配置。 您可以从 AM5728 SoC 的单独内核运行两个子系统、即从一个 ARM 内核运行 PCIe SS1、从另一个 ARM 内核运行 SS2、或从 DSP 运行 SS1和 SS2。 对于时钟树设置、您可以使用 AM5728时钟树工具获取 prcm 配置： www.ti.com/.../CLOCKTREETOOL training…
    • Answered

  • RE: [参考译文] 在 VIP_CLOCK 中、在 CORE_ISS_MAIN_CLK 和 L3_ICLK 之间选择时钟？为什么？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 两个时钟都来自不同的 DPLL HS 分频器。 因此、根据您的时钟器件配置、您可以配置多路复用器以选择 VIP 功能时钟的源。 请参阅下面的屏幕截图。 您可以看到 TRM (如前所述)、也可以使用时钟树工具(CTT)、从此处免费下载 希望这对您有所帮助、 谢谢、 Alex
    • Answered

  • RE: [参考译文] RTOS/TMDXIDK5718：来自 DSP 的 PWM 控制

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 劳拉 为了理解时钟、我强烈建议使用时钟树工具： http://www.ti.com/tool/CLOCKTREETOOL 在运行 Linux 的 Cortex A15中、您可以运行命令"omapconf CTT RD1" 。 这将生成一个文件 CTT-DRA7xx_ES1.RD1、然后将其导入到时钟树工具(保存/加载->加载寄存器)中。 如果您对使用时钟树工具有疑问…
    • Answered

  • RE: [参考译文] AM5728：GPMC_CLK 的最大频率

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、请参阅 同步模式下的 AM572x 最大 GPMC_CLK 频率为88.66667MHz (数据表中的 时钟周期为11.3ns、转换为88.5MHz、但不进行舍入处理时为11.278ns)。 在 AM572x 上、内部 GPMC 功能时钟(GPMC_FCLK)源自266MHz L3时钟。 用 GPMCFCLKDIVIDER 将其除以2会得到266MHz/2 = 133MHz…
    • Answered

  • [参考译文] Linux：DSP CLK

    已解决
    Other Parts Discussed in Thread: DRA756 , CLOCKTREETOOL 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/737785/linux-dsp-clk 主题中讨论的其他器件： DRA756 、 CLOCKTREETOOL 工具…
    • Answered

  • RE: [参考译文] RTOS/TDA2PXEVM：DSP 和 EVE 最大值 TDA2Px 和 TDA2x 的时钟

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 如建议、您应始终参考最新的 DM。 然后、您必须知道您的器件型号才能更具体。 此外，我们还有时钟树工具(CTT)() ，它具有“频率分析器”功能，可将配置的时钟与 DM/数据表中规定的允许的最大时钟进行比较。 如果您有兴趣、可以阅读 CTT 用户手册以了解详细信息。 谢谢、 Alex

未找到您搜索的内容？发布一个新问题吧。