搜索提示
找到 12 个结果 查看 问题 帖子 排序依据

  • RE: DAC3164: 时序和信号，输出信号有毛刺

    lei kang 说： 波形能输出，但波形会出现异常点，通过调整延迟值可以使得波形异常点减少变的平滑；但我的多个间隔发送的数据段，尤其是在最后一个数据段发送时候，波形会出现很多混乱跳动的点 能否将波形附上看下异常点具体表现在什么方面？另外，调整延迟值可以降低异常点，调整的是什么延迟？ 因为输出有毛刺，可能还是和时钟信号有关，是否采用的低抖动的时钟信号？
    • Answered

  • RE: [参考译文] DAC3164：DAC 缓冲器偏移

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Nate、请在 下面查找我们的运算放大器专家的评论： 这应该可以避免太多的复杂问题。 假设它是在标准差分放大器配置中设置的、我们只需要向通常接地的非反馈侧电阻器添加失调电压。 如果没有道理，我可以通过电路发送。 当然，我们也必须考虑 DAC 的任何直流输出。 请告诉我、绘制电路是否对您有所帮助。 此致、Chase
    • Answered

  • [参考译文] DAC3174：DAC3174布局示例

    已解决
    Other Parts Discussed in Thread: DAC3164 , DAC3151 , DAC3171 , DAC3154 , DAC3174 , DAC3161 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/892615/dac3174-dac3174…
    • Answered

  • RE: [参考译文] DAC3164：每通道的采样率？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 感谢 Jim 清理这个问题、一如既往的感谢！
    • Answered

  • RE: [参考译文] DAC3164：IO测试说明

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好，Royce， 感谢您分享您创建时间图表的方式！ 是的，这很好地说明了应如何将最强模式应用于发援会 此致， 丹。
    • Answered

  • RE: [参考译文] DAC3164EVM：DAC3164EVM - FMA DAC适配器卡信号

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好，Jayant： FMA适配器卡应同时支持DAC3164和DAC3162EVM。 在DAC3162上标记引脚时，我们跳过了一些引脚。 此致， Neeraj Gill

  • RE: [参考译文] DAC3164：配置寄存器操作

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好， 我不希望sifdac值仅在通道A输出上可用。 我希望在两个渠道都能看到这种价值。 我会仔细检查注册图的所有不同部分的值，以确保您的设置不会出现意外情况，例如禁用了通道B的时钟，或者设置了一个通道操作的位，而另一个通道将进入休眠状态， 或者类似的东西。 有关延迟字段，请参见DAC3161数据表的图67。 这只是设备单通道版本的数据表，但数据表最近更新过，数据也更新过。…

  • RE: [参考译文] DAC3164：数据表缺陷...

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好， 我很抱歉。 我花了相当多的时间写回回复你的帖子刚到,但回复似乎没有在论坛上,只是消失了. 是的，该系列器件的数据表中存在一些缺陷，这些缺陷正在得到纠正。 有三个数据表，涵盖了一个包含六个器件的系列，涵盖单通道和双通道器件，每个器件具有10位，12位和14位版本。 这些数据表中的某些数据表最近已经过编辑，以解决一些问题，所有数据表目前都在编辑中，希望可以对其进行总结。…

  • RE: [参考译文] DAC3161EVM：DAC3161 EVM与Artix7连接

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好， DAC3164使用简单的LVDS双数据速率(DDR)接口，与JESD204接口完全不一样。 您需要开发从FPGA到DAC的LVDS DDR接口。 Xilinx具有专用于此类接口的IO单元基元，即ODDR单元 ，它代表 输出DDR。 您需要将FPGA内部通道A和通道B的数据流连接到ODDR单元，以便一个通道输出的数据在ODDR输出的上升沿上，而另一个通道输出的数据在ODDR输出的下降沿上…

  • DAC3164时钟接口问题

    TI 认为已经解决
    Other Parts Discussed in Thread: DAC3164 , DAC3283 你好，请问DAC的DACCLK用LVPECL电平标准的接口，为什么DATACLK用的是LVDS电平标准的接口呢？ 在设计DAC的时候，从哪方面考虑得呢？

未找到您搜索的内容？发布一个新问题吧。