搜索提示
找到 200 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] DAC3482EVM：文档和设计文件

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 David： 大多数文档位于 DAC3482的产品页面中 在技术文档中、您可以找到有关 DAC3482的各种应用手册。 您可能最常使用的是有关与 FPGA 连接的文档。 您提到的 EVM 页面包含您可能在设计中使用的 PCB 文件和原理图
    • Answered

  • RE: [参考译文] DAC3482EVM：DAC3482具有不同输入信号的输出

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Sifei、 以下几项建议： 在增加频率时、可能需要使用抗混叠滤波器。 频率越高、奈奎斯特定理所导致的混叠图像就越近。 http://www.ti.com/lit/pdf/slaa523 2.您可能需要改善 FPGA 与 DAC 接口的设置/保持时间。 您使用的 TIDA 讨论了这一点。 DAC3482还具有设置/保持时间调整(延迟线)功能、可帮助您缩短设置保持时间。 …
    • Answered

  • [参考译文] 工作模式

    已解决
    Other Parts Discussed in Thread: DAC3484 , DAC3482 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/708283/about-the-working-modes 主题中讨论的其他器件： DAC3484 、 DA…
    • Answered

  • [参考译文] DAC3282：基于时钟速率和数据速率的输出杂散工具/表格

    已解决
    Other Parts Discussed in Thread: DAC3282 , DAC3482 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/707617/dac3282-tools-tables-for-output-spurs-based-on…

  • DA同步信号输入

    Other Parts Discussed in Thread: DAC3482 , CDCE62005 , CDCP1803 DAC3482评估板用CDCE62005做时钟发生器，它产生的FIFO-OSTR又经过了时钟缓冲器CDCP1803，之后才输出到DA作FIFO同步信号，这里的CDCP1803做什么？之前问了又人说分频，但是分频完全可以在CDCE62005里完成啊，不需要另加时钟缓冲器啊？
    • Answered

  • RE: [参考译文] DAC3482EVM：DAC3482EVM 中的 FIFO 冲突设置示例

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Chris： 我建议您检查 FPGA 上的所有时钟以及 OSTR 是否设置正确。 如果这些同步时钟设置不正确、FIFO 输入/输出速率将不匹配并导致冲突。 您使用的是采用 DAC3484配置的 DAC3482 EVM。 我还建议您为 DAC3482使用正确的配置文件。 两个不同 DAC 之间的接口速率不同、也可能导致 FIFO 错误(并且整个设置可能不正确)。 …
    • Answered

  • RE: [参考译文] TSW1400EVM：图形发生器的最大限制

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Chris、 我已就您的问题通知我们的 DAC3482专家。 他很快会作出更详细的回应。 此致、 Vijay
    • Answered

  • RE: [参考译文] DAC3482EVM：DAC3482EVM 内部 PLL？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Henry、 对于我发送给您的 PLL 模式、不需要向 J9应用时钟、因为 CDCE62005会自动为 DAC3482生成983.04MHz 时钟。 CDCE62005本身就是一个时钟乘法器、它使用19.2MHz 晶体来创建983.04MHz 时钟。 然后、您可以使用983.04MHz 时钟作为 DAC3482 PLL 的参考。 PLL 可以采用983.04MHz、然后进行分频和乘法以生成片上983…
    • Answered

  • [参考译文] DAC3484：除在 DAC3484的 NCO 中生成的频率分量

    已解决
    Other Parts Discussed in Thread: DAC3484 , DAC3482 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/838969/dac3484-frequency-components-other-than-generated…
    • Answered

  • RE: [参考译文] DAC3482EVM：DAC 中的相位噪声高于 DAC CLK 相位噪声？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 康 感谢您的快速回复。 我已经阅读了应用手册、它非常有趣、有很多好的信息、但我认为它没有解答我的问题。 我们已经尝试使用单独的线性电源、但没有明显的改进、但我将尝试使用电池。 如果您看一下图片、DAC3482的相位噪声响应类似于 PLL 环路滤波器的相位噪声响应。 这就是我们尝试绕过 LMK 芯片并禁用 DAC3482的 PLL 的原因。 我可以从 DAC 下载寄存器并发送它们…

未找到您搜索的内容？发布一个新问题吧。