Search tips
Showing 47 results View by: Thread Post Sort by

  • RE: [参考译文] DAC34SH84：多器件同步问题

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、BERT、 我现在了解这些问题： 每个 DAC 的4个输出中的每一个都相对齐、但4个 DAC 没有对齐。 在单个 DAC 内、FIFO 错误并不确定、这意味着 FIFO 读取和写入指针在每次尝试同步时都是随机的。 由于 FIFO 充当 DATACLK 和 DACCLK 之间的弹性缓冲器、1235MHz 因此这两个速率应该相等(DATA/2x 内插=> 617.5MHz…
    • Answered

  • [参考译文] DAC3482EVM：CDCE62005设置

    Resolved
    Other Parts Discussed in Thread: DAC3484 , DAC34H84 , DAC3482 , DAC34SH84 , CDCE62005 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1179371/dac3482evm-cdce62005…
    • Resolved
    • Answered

  • RE: [参考译文] 请在选择高速 DAC 以创建 FM 线性调频脉冲信号时提供建议。

    Resolved
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Hideaki、 以下 DAC 可能适合您： DAC 数据接口 采样速率 DAC3484 LVDS 1.25Gsps DAC34H84 LVDS 1.25Gsps DAC34SH84 LVDS 1.5Gsps DAC12DL3200 LVDS 6.4Gsps DAC38J82 JESD204B 2.5Gsps DAC39J82 JESD204B 2.8Gsps …

  • RE: [参考译文] DAC34SH84：多芯片多板同步

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 上面是我们计划的实现的方框图、介绍同步多个 DAC 的文档介绍了如何将 OSTR 信号馈送到 DAC IC。 在 DAC 芯片位于不同子板的情况下、我们如何发送 OSTR 信号(来自 LMK04828等器件)。 如果我们将其放置在载板上(绿色)、则我们将在两者之间进行连接器、以及板的同步效果如何？ 2)我们的调制器还使用 I 和 Q 数据。 它们不是差分信号(i+/i-和 Q…
    • Answered

  • RE: [参考译文] DAC34SH84：需要 DAC 配置

    Resolved
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ DAC34SH84仅为16位 DAC。 您不能超过范围(即32位输入) 您可以再次检查是否正确设置了二进制补码与偏移二进制设置

  • RE: [参考译文] DAC34SH84：低电平 I 和 Q 输入的输出端出现问题

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Juan、 我已附加链接" DAC 架构 "、该链接将进一步详细介绍可在我们的产品中实现的各种可能的 DAC 架构。 最棒的 开尔文

  • RE: DAC37J82: DAC37J82输出不对

    data rate 必须是 sample rate / interpolation 因子 ，发送数据的速率应该是 250Msps而不是500Msps 。随附的一些信息将有助于JESD204B，这是最新的高速ADC和DAC的使用，以及DAC37J82配置文件，该文件是用EVM根据您的设置配置的。 7140.JESD204B Overview - May 2018.pptx JESD204B Tools debug and tips .pptx 4211_Fs_500_2x_int.cfg
    • Answered

  • RE: [参考译文] DAC34H84EVM：J10/J11 CDCE62005 LVDS 时钟输出错误

    Resolved
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Koshi-San 请将 DAC34SH84编程为3线制模式(在寄存器0x02中)。 这就是在 GUI 中完成示例配置文件的方式。

  • RE: DAC38RF80EVM: 与TSW14J56调试

    附件： JESD204B Overview - May 2018.pptx
    • Answered

  • RE: [参考译文] DAC34SH84：Xilinx 参考设计

    Resolved
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 SM、 我会确定每个案例的成本、并在两个案例都满足您的要求时做出相应的决定。 如果根据您选择的串行器/解串器速率使用 JESD 器件、则可能需要更昂贵的电路板材料。 如果您计划使用 Xilinx FPGA、TI 现在提供免费的 JESD IP。 在不久的将来、TI 还将为英特尔器件提供此功能。 此致、 Jim

Didn't find what you are looking for? Post a new question.