搜索提示
找到 152 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] LMK0.4828万：多个JESD204B链路的SYSREF / SYNC拓扑

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好，Michael： 请参阅DAC38J84数据表。 SYSREF (用于LMFC)应在SYNC~之前准备就绪，以进行链路重新初始化。 “7.3 8多设备同步 在许多应用中，例如多天线系统，其中存在各种发射信道信息 关联的是，链路间的延迟必须是确定性的，多个DAC设备必须是完全的 同步，使其输出相位对齐。 DAC37J84/DAC38J84实现确定性延迟 使用SYSREF…
    • Answered

  • DAC37J84EVM的参考设计里是否会提供相关的驱动

    已解决
    Other Parts Discussed in Thread: DAC37J84 我的FPGA是KC705的， DAC37J84EVM 的参考设计里会提供相关的驱动吗？谢谢
    • Answered

  • 有关JESD204B手册问题

    已解决
    Other Parts Discussed in Thread: DAC38J84 , DAC38J84EVM 寄存器37的15：13 位应当如何配置？ 文档中并没有提到JESD CLOCK，请问这个时钟跟其他哪个时钟存在什么关系？还是随意分频就可以？ 寄存器62 的4：2位，如何配置？是111代表20bit还是什么组合可以配置为20bit
    • dac38j84.pdf
    • Answered

  • 多块DAC38J84之间的延时差如何控制在100ps左右？

    已解决
    Other Parts Discussed in Thread: DAC38J84 , DAC37J84 最近我们评估一个项目，要使用多块DAC38J84，采样速率1Gsps，但要保证所有DAC38J84芯片之间，最后的数据输出之间的延时差在100ps左右。这个指标要求很严，不知道大家有没有这样的解决方案？谢谢！
    • Answered

  • RE: [参考译文] DAC38J84：CDR RW_cfgrx0[18：16]的语义是什么？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Todd、 您可以参考 CDR 设置的附加信息。 默认情况下、我们已针对 JESD204B 测试了 CDR 设置000。 您可以调整 CDR 设置并与7.3.19中突出显示的 PRBS 测试一起使用、以静态测量链路质量。 遗憾的是、我们无法提供有关 CDR 设置的任何进一步指导、因为这与应用和整体系统高度相关(即 SERDES 发送器质量以及 PCB 损耗等)。 e2e.ti…
    • Answered

  • RE: [参考译文] DAC38J84：哪个寄存器是 configtbd？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 第一个 configtbd 是警报寄存器、位于 CONFIG100 (0x65)至 CONFIG109 (0x6E)之间 第二个 configtbd 位于 CONFIG3中、相对于 DAC 输出增益 第三个 configtbd 位于 CONFIG27中、用于启用 DAC 电流镜的外部基准。 我们的大多数客户使用内部生成的基准(带隙)来匹配相对于整个芯片的工艺和温度漂移方向…
    • Answered

  • RE: [参考译文] DAC38J84：文档问题：《手册》第7.3.2和7.3.3节是否应用与 quot；SerDes PLL 输出时钟的一致含义(&quot)？&quot；

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Todd、 第7.3.2节和第7.3.3节严格突出显示了 SERDES PLL、该 PLL 不同于 DAC PLL (7.4.12)。 SERDES PLL 基本上采用一个基准时钟(DAC PLL 的分频时钟或直接来自外部时钟、用户可从寄存器 SERDES_reference_CLK_select 中选择)、请参阅下面的寄存器 该参考时钟可被 SerDes_REFCLK_div…
    • Answered

  • RE: [参考译文] DAC38J84：哪个时钟对 SYSREF 进行采样？ DACCLK 或 JESD 时钟

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 库比利 DAC38J84通过 DACCLK 对 SYSREF 进行采样。 数据表第6.8节中的数字计时规定了设置/保持时间。 JESD204B 规范不要求 JESD204B TX 逻辑器件和 JESD204B RX DAC 转换器件之间的 LMF 完全对齐。 这就是 LMFC 的全部原因、即逻辑时钟在本地运行、但彼此之间存在确定性延迟(即 LMFC 表示本地多帧时钟)。 …
    • Answered

  • [参考译文] DAC38J84：温度传感器问题

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/685589/dac38j84-temperature-sensor-questions 器件型号： DAC38J84 你(们)好 您能否提供我从寄存器读取的值 与实际传感器温度之间的公式？ 谢谢
    • Answered

  • RE: [参考译文] DAC38J82：dac38J82的 NCO 配置

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Mallesh、 以下是使用 NCO/混频器的指令。 DAC38J84编程复杂混频器 DAC38J84支持粗调和精细混合选项。 精细混合可提供灵活的频率放置、粗调混合选项是精细混合选项的子集、允许进行预计算算术以节省额外的功耗。 启用两个混合选项中的一个以满足频率放置要求。 1.启用复数混频器：将 CONFIG2、bit 6设置为2b'1。 2.启用粗糙混频器或精细混频器…

未找到您搜索的内容？发布一个新问题吧。