搜索提示
找到 124 个结果 查看 问题 帖子 排序依据

  • DAC38J82: DAC39J842 NCO设置问题

    TI 认为已经解决
    Part Number: DAC38J82 您好 我在使用贵司的一款 DAC38J82IAAVR该芯片的过程中遇到以下问题，请求贵司的支持。谢谢 目前我的采样率为1G，2倍插值模式到2G采样；模式使用NCO 模式 NCO设置为750M 基带信号为5M；但是输出的信号出现以下的问题； 我在使用中 0x if 配置未9982 一段时间后设置为9980 ， 02 寄存器配置为 2052 ，问题比较紧急 希望 请提供相关帮助，或者参考相关配置；谢谢 TRANSLATE with x En…
    • Answered

  • RE: [参考译文] DAC38J82：需要对 DAC38J82和 TI JESD IP 做出进一步响应

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Terry、您好！ 我今天讨论的是这个问题。 如果再次出现这种情况、请将问题发布到原始主题帖上、该主题帖将向参与该主题帖的每个人发送通知。 谢谢、Chase

  • RE: [参考译文] DAC38J82：DAC38J82无波形输出

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 大家好、Chase： 感谢您的调查。 1.我把 RBD 改成了32,但结果还是一样的。 2."TI JESD IP 中的参考时钟是什么？ " . 我在 TI JESD IP 中只有 TX、未使用 TX_sys_ref、并且在示例设计中设置为0。 3。我还尝试了用于 DAC 的 Continue SYSREF。 仍然无法正常工作。 4. qpll_locked…
    • Answered

  • RE: [参考译文] DAC38J82：DAC38J82和 LMX2594输出之间的相位差是否恒定？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Bill： 如果处于 DDS 模式、或输入数据流重复、DAC 输出最终将由于 NCO 分辨率而漂移。 对于 DAC 是否由 FPGA 供电、或者 DAC 是否在恒定输入模式(DDS 模式)下使用 NCO、仍然存在一些问题。 那么问题是、信号是相干的还是确切的21MHz？ 在短时间内、频率可能完全相同、但在较长的时间内、它们可能不会。 如果处于 DDS 模式下、则 NCO…
    • Answered

  • RE: [参考译文] DAC38J82：通道错误不相同

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Daniel、您好！ 路径中的其他部分导致了一些问题。 布线过于靠近过孔、通过 GND 分割点布线等。 您还应检查 FPGA 上的设置、以确保它们适用于 DAC 的输入(预加重和摆幅)。 此致、 Geoff

  • RE: [参考译文] DAC38J82：有关 TI_204C_IP 的参考设计

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Amet： 感谢您的回答。 我还有两点需要您的帮助。 1.关于 TI_204C_IP 的 PARAM_TX_K。 从 TI204c-IP-User's Guide 中、 (PARAM_TX_F * PARAM_RX_K * 8)的值必须是 TX_LN_DATA_WIDTH 的整数倍数。 此外、根据 JESD204B 标准、K 的值应为"ceil (17/F)…
    • Answered

  • RE: [参考译文] TRF370417：10MHz 调制应用

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 根据分析、TRF370417调制器将在该频率下工作、但性能会非常差、超出 TI 的原始推荐范围。 您可以从50 MHz 的数据表中看到、增益快速下降、边带抑制和载波馈通快速降级。 我认为、将50 MHz 到10 MHz 的数据表曲线线性插值以提高监测计性能是公平的。 APCO P25标准与数字广播有关。 考虑到其功耗、TRF3704似乎不太可能适合。 在10MHz 载波处执行直接数模转换的任何…
    • Answered

  • RE: [参考译文] DAC38J82：TXENABLE 之后出现意外的输出脉冲

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Juraj： 请参阅下面的反馈。 如果进入 DAC 的信号为中标度、那么我们不会预期会出现干扰、因为 TXENABLE 会覆盖进入 DAC 的信号并使其成为中标度。 如果存在信号、则信号的突然关断将产生宽带能量、从而在通过平衡-非平衡变压器后产生干扰。 然而、即使输入为中量程、内部也存在其他可能生成信号的源。 有 QMC_OFFSET、它会添加数字直流信号并且还有抖动…

  • RE: [参考译文] LMK04828：如何设置 JESD 时钟？

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Daniel： 您能否分享您希望 DAC 以何种模式运行？ 这包括总体 DAC 采样率和内插因子。 内插意味着向 DAC 提供的数据量较少、但 DAC 仍能准确输出数据。 折衷之处是插值因数越高、能够提供到器件中的信号的可用带宽就越低。 在您发布的图像中、您显示了312.5MSPS 的输入速率和1的内插、这意味着 DAC 输出将与312.5MSPS 的 DAC 输入数据速率相匹配…
    • Answered

  • RE: [参考译文] DAC38J82：有关集成诊断功能的

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 大家好、 请参阅随附的。 这是我在设置 DAC 时钟并应用全增益的情况下对 EVM CHB 进行的测量。 谢谢。 Rob e2e.ti.com/.../dac38j8x_2D00_s22_2D00_smith.csv e2e.ti.com/.../dac38j8x_2D00_s22_2D00_smith.s1p

未找到您搜索的内容？发布一个新问题吧。