搜索提示
找到 136 个结果 查看 问题 帖子 排序依据

  • [参考译文] 66AK2L06：通过 JESD204B 接口接收 ADC12J4000的原始数据

    Other Parts Discussed in Thread: 66AK2L06 , ADC12J4000 , RFSDK , DAC38J82 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/579545/66ak2l06-receiving-raw-data-of-the-adc12j4000…
    • Answered

  • [参考译文] DAC37J82EVM：用于设置 ADS54J66环回的 DAC 配置。

    已解决
    Other Parts Discussed in Thread: DAC37J82EVM , ADS54J66EVM , ADS54J66 , DAC37J82 , LMK04828 , DAC5675A , DAC38J82 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum…

  • [参考译文] DAC38J82EVM：TI204C-IP 和 DAC38J82EVM 链路建立失败- CGS 未完成

    Other Parts Discussed in Thread: DAC38J82EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1487028/dac38j82evm-ti204c-ip-and-dac38j82evm-fails-link-establishment…
    • Answered

  • RE: DAC5682z双通道模式下输出信号最大频率问题。

    已解决
    好的，谢谢。 我这边硬件工程师已经把PCB做出来了，我看看DAC38j82 的封装和管脚等和DAC5682z的是否一样。

  • RE: [参考译文] DAC38J82EVM：38J82如何使用 NCO 输出波形

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 是否可以发送配置寄存器、关于 NCO 输出70m 或其他输出，800Msps.or400MSPS。 2.如何使用 altar jesd204b、8通道输出任意波形38 j82寄存器配置？和 altera jesd204b 帧格式 非常感谢 。

  • [参考译文] DAC38J82EVM：38J82输出波形包含其他不需要的波形

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/717855/dac38j82evm-38j82-output-waveform-contains-other-unwanted-waveforms 器件型号： DAC38J82EVM 大家好！我有两个问题…
    • Answered

  • RE: [参考译文] DAC39J82：在JESD204B中出现ILA故障的调试建议

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 e2e.ti.com/.../DAC38J82_5F00_421_5F00_983p04.pptxe2e.ti.com/.../7181.DAC3xJ8x-Device-Initialization-and-SYSREF-Configuration.pdfe2e.ti.com/.../156.25_5F00_LMF_5F00_4211.cfgKyle ，4211.， 由于贸易展览和休假…
    • Answered

  • RE: [参考译文] DAC38J84：CDR RW_cfgrx0[18：16]的语义是什么？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Todd、 您可以参考 CDR 设置的附加信息。 默认情况下、我们已针对 JESD204B 测试了 CDR 设置000。 您可以调整 CDR 设置并与7.3.19中突出显示的 PRBS 测试一起使用、以静态测量链路质量。 遗憾的是、我们无法提供有关 CDR 设置的任何进一步指导、因为这与应用和整体系统高度相关(即 SERDES 发送器质量以及 PCB 损耗等)。 e2e.ti…
    • Answered

  • RE: [参考译文] DAC38J84：哪个寄存器是 configtbd？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 第一个 configtbd 是警报寄存器、位于 CONFIG100 (0x65)至 CONFIG109 (0x6E)之间 第二个 configtbd 位于 CONFIG3中、相对于 DAC 输出增益 第三个 configtbd 位于 CONFIG27中、用于启用 DAC 电流镜的外部基准。 我们的大多数客户使用内部生成的基准(带隙)来匹配相对于整个芯片的工艺和温度漂移方向…
    • Answered

  • RE: [参考译文] DAC38J84：文档问题：《手册》第7.3.2和7.3.3节是否应用与 quot；SerDes PLL 输出时钟的一致含义(&quot)？&quot；

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Todd、 第7.3.2节和第7.3.3节严格突出显示了 SERDES PLL、该 PLL 不同于 DAC PLL (7.4.12)。 SERDES PLL 基本上采用一个基准时钟(DAC PLL 的分频时钟或直接来自外部时钟、用户可从寄存器 SERDES_reference_CLK_select 中选择)、请参阅下面的寄存器 该参考时钟可被 SerDes_REFCLK_div…

未找到您搜索的内容？发布一个新问题吧。