搜索提示
找到 438 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] DAC38J84：CONFIG59 0x3B 位[15]语义

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/825153/dac38j84-config59-0x3b-bit-15-semantics 器件型号： DAC38J84 您好！ 图56显示、mem_SerDes_REFCLK_SEL = 1将绕过 DAC…

  • [参考译文] DAC38J84：DAC38J84接口的TSW14J56 EVM FPGA源代码

    Other Parts Discussed in Thread: DAC38J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/585123/dac38j84-tsw14j56-evm-fpga-source-code-for-dac38j84-i…

  • [参考译文] DAC38J84：DAC38J84 D6，D7pin编号br和名称类型？

    Other Parts Discussed in Thread: DAC38J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/583438/dac38j84-dac38j84-d6-d7pin-numebr-and-name-typo 部件号： DA…
    • Answered

  • RE: [参考译文] DAC38J84：难以建立 JESD 链路

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Kang： 感谢您的快速而全面的回复、其中强调了链路建立失败的几个潜在原因。 PPT 是一个有价值的参考、而 XLS 是检查配置参数的有用工具。 与 DAC38J84通信的 JESD TX FSM 中的一个错误立即显而易见：只有在 SYNCb 被置为有效至少5帧时、JESD TX FSM 才应恢复为 CGS。 通道 ID 值中存在另一个潜在错误：为简单起见、所有四个通道的盖子…

  • [参考译文] DAC38J84：启用NCO的4通道模式下的DAC38J84

    Other Parts Discussed in Thread: DAC38J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/567810/dac38j84-dac38j84-in-4-channel-mode-with-nco-enabled 部件号…

  • RE: [参考译文] DAC38J84EVM：连接 DAC38J84与 KC705

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Jim、 我想在 LMFS = 4421的情况下配置 DAC38J84 EVM。 进行了比较 HSDC 专业版需要 通过 SPI 接口向 FPGA 发送什么 JESD204B 配置？ 在 不使用的情况下连接 DAC38J84 EVM 与 KC705 EVM (FPGA)的步骤是什么 TSW14J10 卡？ 我们需要使用参考设计 slac690c 、但需要更换 TSW14…
    • Answered

  • RE: [参考译文] DAC38J84：在 DAC 内不使用 PLL。 高速时出现问题。 同步以高数据速率切换

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 这两个时钟并不完全相关。 根据串行器/解串器的速度、您的 JESD 时钟可能为312.5、具有不同的串行器/解串器时钟 使用 DAC38J84 GUI 确定设置。 我的 SERDES 速率是6.25Gbps，DAC _Clk 是2.5GHz，采样率是312.5MSPS，x8插值， 那么我的 SERDES 时钟速率是多少？ 在 DAC GUI 中、它未显示确切的值…
    • Answered

  • [参考译文] DAC38J84：自检问题

    已解决
    Other Parts Discussed in Thread: DAC38J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/771047/dac38j84-issue-with-self-test 器件型号： DAC38J84 您好！ 我尝试将 DAC38J84设置为自检模式并生成所需的…
    • Answered

  • RE: [参考译文] DAC38J84：通过LMK0.4828万/DAC38J84努力实现JESD204B确定性延迟

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Javier， 我有一个通用的JESD204B建议-我不特别支持DAC38J84。 从您的注释来看，时钟似乎跳过1个样本，这是在LMFC附近的发布点的典型情况，它可能在LMFC之前或之后发布，从而导致1个样本打滑。 请看这些文章。 您是否尝试设置RBD值以将数据的释放点推离LMFC/释放点不确定度？ 肯尼亚
    • Answered

  • RE: [参考译文] DAC38J84：串行器/解串器 PLL 未锁定

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Kang： 再次感谢您花时间和麻烦来确认我们的 DAC38J84配置。 我很高兴地报告、串行器/解串器 PLL 现在能够可靠地锁定。 再一次、您获得了真正的帮助！ 此致--Todd

未找到您搜索的内容？发布一个新问题吧。