搜索提示
找到 401 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] DAC39RF10EVM：特定频率上的杂散

    已解决
    Other Parts Discussed in Thread: DAC39RF10EVM , LMX1204 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1391849/dac39rf10evm-spurs-on-specific-frequenc…
    • Answered

  • [参考译文] DAC38J84：温度传感器

    已解决
    Other Parts Discussed in Thread: DAC38J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1333785/dac38j84-temp-sensor 器件型号： DAC38J84 您好！ 我在设计中使用了 DAC38J84元件…

  • RE: [参考译文] LMK04828：提高 DAC38J84的输出时钟速度

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Michael、您好！ 为了澄清这一点、您不会看到 LMK04828正在对 ADC 采样的采样频率发生了变化、对吗？ 如果是、您能否发送您正在执行的.tcs 文件或寄存器转储/写入、以更好地了解您是如何对 LMK04828进行编程的。 此外、您在使用什么 ADC？ 谢谢。 此致！ 安德烈亚

  • RE: [参考译文] DAC38J84：所有线路中的 FIFO 为空警报。

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 我还有另一个与 SYSREF 相关的问题、我将向 FPGA JESD 内核提供 SYSREF 信号、而向从我的 PLL 生成的 DAC38J84芯片提供其他信号。 我生成了这两个信号作为 PLL 的正常输出、因此 SYSREF 始终从我配置此 PLL 的第一一刻起就开始运行、负责生成该设计的主时钟。 以这种方式工作是否有任何问题？ 我知道、启用有效的 SYSREF 可能会导致生成信号的频谱衰减…

  • RE: DAC38J84: 在ENABLE DAC38J84内部的PLL时，导致我的DACCLK时钟源LMK04821失锁定。

    非常感谢您的反馈。 那这个贴在我暂时就先关闭了，后续有其他问题，再联系。

  • DAC38J84: DAC38J84的NCO模式，可以调整AB输出之间的相位吗？

    TI 认为已经解决
    Part Number: DAC38J84 Other Parts Discussed in Thread: TRF3705 DAC38J84的NCO模式，可以调整AB输出之间的相位吗？ 如何调整A 和 B 之间的输出的相位？
    • Answered

  • RE: [参考译文] DAC38J84：在 NCO 模式下、能否调节 A 通道和 B 通道输出之间的相位？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Amy： 如果用户将 DAC38J84与射频调制器(如 TRF3705)结合使用、则可以将 NCO 编程为具有-180度 I/Q 相位的"负频率"。 然后、用户可以看到射频调制器的输出、其信号位于射频调制器的本机振荡器的"左侧"或负侧。 -姜
    • Answered

  • RE: [参考译文] DAC38J84：JESD204B 配置

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ -in 在 DAC38J84中设置 LMFS 时、L = 8、因为我把全部8个 JESD 通道都连接到 FPGA JESD204 PHY？ 或者 L = 4、因为我有4个 DAC38J84 JESD204通道(D0P/N 至 D3P/N)连接到一个 FPGA JESD204 PHY、而另4个 DAC38J84 JESD204通道(D4P/N 至 D7P/N)连接到另一个…
    • Answered

  • [参考译文] DAC39J84：可在何处下载此器件的 ibis 文件？

    已解决
    Other Parts Discussed in Thread: DAC39J84 , DAC38J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1326327/dac39j84-where-can-i-download-the-ibis-file…
    • Answered

  • RE: [参考译文] DAC38J84：IOUTFS 容差

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Anthony： 我谈到生产、大家可以预计 VREF 电压是0.9V 的+/-5%。 此致、 Rob

未找到您搜索的内容？发布一个新问题吧。