搜索提示
找到 124 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] DAC39J82：一个或两个复数混频器

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 DES、 这是数据表中的一个拼写错误。 DAC37J82、DAC38J82和 DAC39J82 (2通道 DAC)都只有一个复数混频器。 DAC37J84、DAC38J84和 DAC39J84 (4通道 DAC)具有两个复数混频器。 对于您的应用、您可以使用此器件的4通道版本或 DAC38RFxx 系列中的器件。 此致、 Jim

  • RE: [参考译文] DAC38J84：无法断言同步。

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Jim 1.对不起。 也许我的描述让你感到困惑。 当我使用8个通道时，我将Serdes通道映射 到JESD通道，如第一幅图像所示。daca的输出是否与RX0和RX1的数据输入相对应。 RX2，RX3 == DACB， RX4和RX5 == DACC，RX6和RX7 == DACD。 如果我只使用两个通道，我将使DACB~DACD处于休眠模式。 我将lane2~lane7映射到link1…
    • Answered

  • RE: [参考译文] DAC37J84EVM：在输入数据速率超过368.64MSPS 的情况下使用 DAC37J84EVM

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Jon、 借助于4倍插值、DAC37j84将需要 DAC 输出上的采样率为737.28*4 = 2949.12MSPS。 DAC37j84、DAC38j84和 DAC39j84系列均不支持此类 DAC 采样率。 对于1474.56MSPS 的采样率、您可能需要将插值率降低到2倍。 －Kang
    • Answered

  • [参考译文] DAC38J84EVM：将 DAC38J84EVM 配置为具有直流耦合/差分输出

    已解决
    Other Parts Discussed in Thread: DAC38J84EVM , DAC38J84 , DAC3484 , THS3491 , DAC39J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/810955/dac38j84evm-configure…
    • Answered

  • [参考译文] DAC39J82：DAC39J82的用法和配置查询

    已解决
    Other Parts Discussed in Thread: DAC39J82 , DAC39J84 , DAC39J82EVM , DAC37J82 , DAC37J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1001546/dac39j82-queries…

  • RE: DAC38J82: Serdes PLL无法锁定，FIFO报错

    配置DAC和FPGA后，您 reset DAC JESD 核，并使用如下所示的寄存器写入发出LMK SYSREF脉冲。附件是一份启动顺序指南您可以尝试。 7635.DAC38J84 SYSREF Configuration.docx
    • Answered

  • RE: [参考译文] DAC38J84：CDR RW_cfgrx0[18：16]的语义是什么？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Todd、 您可以参考 CDR 设置的附加信息。 默认情况下、我们已针对 JESD204B 测试了 CDR 设置000。 您可以调整 CDR 设置并与7.3.19中突出显示的 PRBS 测试一起使用、以静态测量链路质量。 遗憾的是、我们无法提供有关 CDR 设置的任何进一步指导、因为这与应用和整体系统高度相关(即 SERDES 发送器质量以及 PCB 损耗等)。 e2e.ti…
    • Answered

  • RE: [参考译文] DAC38J84：哪个寄存器是 configtbd？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 第一个 configtbd 是警报寄存器、位于 CONFIG100 (0x65)至 CONFIG109 (0x6E)之间 第二个 configtbd 位于 CONFIG3中、相对于 DAC 输出增益 第三个 configtbd 位于 CONFIG27中、用于启用 DAC 电流镜的外部基准。 我们的大多数客户使用内部生成的基准(带隙)来匹配相对于整个芯片的工艺和温度漂移方向…
    • Answered

  • RE: [参考译文] DAC38J84：文档问题：《手册》第7.3.2和7.3.3节是否应用与 quot；SerDes PLL 输出时钟的一致含义(&quot)？&quot；

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Todd、 第7.3.2节和第7.3.3节严格突出显示了 SERDES PLL、该 PLL 不同于 DAC PLL (7.4.12)。 SERDES PLL 基本上采用一个基准时钟(DAC PLL 的分频时钟或直接来自外部时钟、用户可从寄存器 SERDES_reference_CLK_select 中选择)、请参阅下面的寄存器 该参考时钟可被 SerDes_REFCLK_div…
    • Answered

  • RE: [参考译文] DAC38J84：哪个时钟对 SYSREF 进行采样？ DACCLK 或 JESD 时钟

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 库比利 DAC38J84通过 DACCLK 对 SYSREF 进行采样。 数据表第6.8节中的数字计时规定了设置/保持时间。 JESD204B 规范不要求 JESD204B TX 逻辑器件和 JESD204B RX DAC 转换器件之间的 LMF 完全对齐。 这就是 LMFC 的全部原因、即逻辑时钟在本地运行、但彼此之间存在确定性延迟(即 LMFC 表示本地多帧时钟)。 …

未找到您搜索的内容？发布一个新问题吧。