搜索提示
找到 110 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] DAC39J84：JESD 通道错误

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 我们最终能够获得输出。 事实上、Rbias 电阻器未放置在电路板上、即使它显示应该放置在原理图上。
    • Answered

  • [参考译文] DAC38J84：DAC38J84的 Fout 范围？

    已解决
    Other Parts Discussed in Thread: DAC38J84 , DAC39J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/697434/dac38j84-dac38j84-fout-range 器件型号： DAC38J84 主题中讨论的其他器件…
    • Answered

  • RE: [参考译文] DAC38J84：文档问题：Config52 (SYNCb 电气配置)语义？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Todd、 我们能够根据设置测量相应的输出电压和电流。 请参阅随附的测量结果以供参考。 我们还包括偏置电平、以防您连接基于0.9V 的 LVDS 接收器。 e2e.ti.com/.../SYNCB-Characterization-DAC38j84.xlsx －Kang
    • Answered

  • RE: [参考译文] DAC38J84：CDR RW_cfgrx0[18：16]的语义是什么？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Todd、 您可以参考 CDR 设置的附加信息。 默认情况下、我们已针对 JESD204B 测试了 CDR 设置000。 您可以调整 CDR 设置并与7.3.19中突出显示的 PRBS 测试一起使用、以静态测量链路质量。 遗憾的是、我们无法提供有关 CDR 设置的任何进一步指导、因为这与应用和整体系统高度相关(即 SERDES 发送器质量以及 PCB 损耗等)。 e2e.ti…
    • Answered

  • RE: [参考译文] DAC38J84：哪个寄存器是 configtbd？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 第一个 configtbd 是警报寄存器、位于 CONFIG100 (0x65)至 CONFIG109 (0x6E)之间 第二个 configtbd 位于 CONFIG3中、相对于 DAC 输出增益 第三个 configtbd 位于 CONFIG27中、用于启用 DAC 电流镜的外部基准。 我们的大多数客户使用内部生成的基准(带隙)来匹配相对于整个芯片的工艺和温度漂移方向…
    • Answered

  • RE: [参考译文] DAC38J84：文档问题：《手册》第7.3.2和7.3.3节是否应用与 quot；SerDes PLL 输出时钟的一致含义(&quot)？&quot；

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Todd、 第7.3.2节和第7.3.3节严格突出显示了 SERDES PLL、该 PLL 不同于 DAC PLL (7.4.12)。 SERDES PLL 基本上采用一个基准时钟(DAC PLL 的分频时钟或直接来自外部时钟、用户可从寄存器 SERDES_reference_CLK_select 中选择)、请参阅下面的寄存器 该参考时钟可被 SerDes_REFCLK_div…
    • Answered

  • RE: [参考译文] DAC38J84：DAC38J84 CONFIG73链路分配

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ JESD204B 标准定义了转换器中的多链路、每个链路可以独立握手链路建立、而不会相互影响。 每个链路由一个到多个通道组成、可根据 LMFS 设置寻址到单个 DAC 或多个 DAC。 DAC38j84系列器件最多可支持2条独立链路、其中链接0通过 SYNC_N_AB 的握手信号进行处理、而链接1通过 SYNC_N_CD 的握手信号进行处理。 您可以通过分配0x49寄存器将…
    • Answered

  • RE: [参考译文] DAC38J84：哪个时钟对 SYSREF 进行采样？ DACCLK 或 JESD 时钟

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 库比利 DAC38J84通过 DACCLK 对 SYSREF 进行采样。 数据表第6.8节中的数字计时规定了设置/保持时间。 JESD204B 规范不要求 JESD204B TX 逻辑器件和 JESD204B RX DAC 转换器件之间的 LMF 完全对齐。 这就是 LMFC 的全部原因、即逻辑时钟在本地运行、但彼此之间存在确定性延迟(即 LMFC 表示本地多帧时钟)。 …

  • [参考译文] DAC39J84：精确延迟时间

    Other Parts Discussed in Thread: DAC39J84 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/641058/dac39j84-exact-delayed-time 部件号： DAC39J84 您好，先生， 我们对DAC39J84感兴趣…
    • Answered

  • RE: [参考译文] DAC38J84：Jesd204接口延迟

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 最小值， 我认为您要查找的信息可以在DAC39J84数据表的更新版本中找到。 此 信息也适用于DAC38J84。 有关从数据表中提取的问题信息，请参阅随附的文档。 此致， Jim e2e.ti.com/.../DAC39J84-de_2D00_serializer-link-latency.pptx

未找到您搜索的内容？发布一个新问题吧。