对demo板原理图还有几点疑问,如下:
1) 下图中红框处“power down circuitry”曾在论坛中有看到是8.5V、-10V和16V的放电电路,以上3组电源负载是DLP4500光机模块,为何不是通过负载放电?
2) 如果power down circuitry电路是保证DLP4500的下电时序要求的,如下电时,DMD_PWR_EN=0,此时VBIAS和VRST先下电,VOFFSET由于Q7和Q5有一定关断时间,因此VOFFSET几乎与VBIAS和VRST同时为0…
Other Parts Discussed in Thread: DLP4500 , DLPC350 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/856743/dlp4500-how-to-programmatically-set-two-pattern-sequences-of-variable…