E2E™ 设计支持
E2E™ 设计支持
  • 用户
  • 站点
  • 搜索
  • 用户
  • E2E™ 中文设计支持 >
  • 论坛
    • 放大器
    • API 解答
    • 音频
    • 时钟和计时
    • 数据转换器
    • DLP® 产品
    • 接口
    • 隔离
    • 逻辑
    • 微控制器
    • 电机驱动器
    • 处理器
    • 电源管理
    • 射频与微波
    • 传感器
    • 站点支持
    • 开关与多路复用器
    • 工具
    • 无线连接
    • 参考译文
    • 存档组
    • 存档论坛
  • 技术文章
    • 模拟
    • 汽车
    • DLP® 技术
    • 嵌入式处理
    • 工业
    • 电源管理
  • TI 培训
  • 快速入门
  • English
  • 更多
  • 取消


搜索提示
找到 187 个结果 查看 问题 帖子 排序依据
    Answered
  • [参考译文] DLPC910:DCLKIN DLPC910

    admin
    admin
    已解决
    Other Parts Discussed in Thread: DLPC910 , DLPC410 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/808170/dlpc910-dclkin-dlpc910 器件型号: DLPC910 主题中讨论的其他器件: DLPC410 尊敬的所有人: …
    • 已回答
    • 6 年多前
    • DLP 产品(参考译文帖)
    • DLP 产品(参考译文帖)(Read Only)
  • DLPC910控制问题

    user6127120
    user6127120
    TI 认为已经解决
    Other Parts Discussed in Thread: DLPC910 , DLP9000X , TIDA-00570 您好,我尝试在APP FPGA中编写程序进行DLPC910的驱动控制时,有一些疑惑,望解答: 1、DLPC910初始化即INIT_ACTIVE拉低,是否与从APP FPGA 传输来的信号有关? 我自己的测试过程中发现,上电后,DLPC910 并不会自动初始化,只有当APP FPGA中传输来正确的时钟信号时,INIT_ACTIVE信号才会拉低。所以,初始化是与时钟有关的吗…
    • 5 年多前
    • DLP 产品
    • DLP®︎ 产品论坛
  • Answered
  • [参考译文] DLPC910:行操作

    admin
    admin
    已解决
    请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/952128/dlpc910-row-operations 器件型号: DLPC910 旧数据表(DLPA092–2018年1月)显示 新数据表(DLPS064D)显示 它看起来 DVALID =低时序是不同的。 是否更改了 DVALID…
    • 已回答
    • 5 年多前
    • DLP 产品(参考译文帖)
    • DLP 产品(参考译文帖)(Read Only)
  • RE: 使用DLPC910驱动DLP6500显示不正常

    Kevin Shi
    Kevin Shi
    您好! 感谢使用TI的DLP产品。 请问目前使用的是TI官方的EVM吗?还是自行设计的板卡? 请问具体的显示不正确的现象是什么样子的?除了MCP也可能与数据载入不正确相关。 Best regards
    • 5 年多前
    • DLP 产品
    • DLP®︎ 产品论坛
  • Answered
  • RE: DLPC910驱动DMD6500,块清零操作无法实现

    user6463046
    user6463046
    已解决
    感谢您的回答,问题已经解决
    • 5 年多前
    • DLP 产品
    • DLP®︎ 产品论坛
  • Answered
  • RE: [参考译文] DLPC910:DLPC910接口问题

    admin
    admin
    已解决
    请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 蔡您好、 1。最大 DLPC910的输入差分时钟速率 为480MHz。 我们要确认 DIN (A、B、C、D)[15:0]的最大速度是480MHz 或960MHz 或其他? 时钟频率为480MHz、但这是双倍数据速率、因此数据速率为960兆位/秒。 2. Xilinx FPGA 的 HP I/O 组的设计电压高达1.8V。 但是 、DLPC910 LVDS 的电压仅支持2.5V…
    • 7 年多前
    • DLP 产品(参考译文帖)
    • DLP 产品(参考译文帖)(Read Only)
  • Answered
  • [参考译文] DLP9000X:从 DLPC910到 DLP9000X 的最大长度

    admin
    admin
    已解决
    Other Parts Discussed in Thread: DLP9000X 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/951120/dlp9000x-maximum-length-from-dlpc910-to-dlp9000x 器件型号: DLP9000X 我认为、如数据表所述…
    • 已回答
    • 5 年多前
    • DLP 产品(参考译文帖)
    • DLP 产品(参考译文帖)(Read Only)
  • Answered
  • RE: [参考译文] DLPC910:LVDS 输入终端(数据表修订版 D)

    admin
    admin
    已解决
    请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 您好、Frank、 设计没有实际变化。 发现这在 FPGA 设计中没有正确实施。 这只是一份说明它是"必需的"的文件。 如果您的设计工作正常、它应继续工作。 从技术上讲、应该这样做。 很抱歉给您带来不便。 目前没有计划对 DLPC910进行进一步修订。 Fizix
    • 5 年多前
    • DLP 产品(参考译文帖)
    • DLP 产品(参考译文帖)(Read Only)
  • RE: DLPC910配置问题

    user6127120
    user6127120
    感谢您的回答。
    • 6 年多前
    • DLP 产品
    • DLP®︎ 产品论坛
  • Answered
  • [参考译文] DLPC910:DLPC910至 DLPC9000X 柔性电缆原理图

    admin
    admin
    已解决
    Other Parts Discussed in Thread: DLP9000X , DLPC910 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/690617/dlpc910-dlpc910-to-dlpc9000x-flex-cable-schematic 器件型号: DLPC910 …
    • 已回答
    • 7 年多前
    • DLP 产品(参考译文帖)
    • DLP 产品(参考译文帖)(Read Only)
<>

未找到您搜索的内容?发布一个新问题吧。

  • 发布新问题