搜索提示
找到 533 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] DP83640：Dp83640

    已解决
    Other Parts Discussed in Thread: DP83640 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/806006/dp83640-dp83640 器件型号： DP83640 您好！ 我们有100个100Mbps 以太网(不适用)和 Dp83640、这是 10/20…
    • Answered

  • [参考译文] DP83640：交换机显示的 PHY 状态与寄存器显示的状态不同

    已解决
    Other Parts Discussed in Thread: DP83640 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1122204/dp83640-the-phy-status-displayed-by-the-switch-is-different-from-that-displayed…
    • Answered

  • [参考译文] DP83640：DP83640 100BASE-FX PMD 输入阈值

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/838641/dp83640-dp83640-100base-fx-pmd-input-threshold 器件型号： DP83640 大家好、 E2E 威胁中的威胁。 我想知道 RD+/-引脚的最小和最大阈值是多少？ 谢谢。 "在100Base…
    • Answered

  • [参考译文] DP83640：DP83640环回问题

    已解决
    Other Parts Discussed in Thread: DP83640 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/817418/dp83640-dp83640-loopback-issue 主题中讨论的其他器件： DP83640 大家好、 我的客户在 DP83640环回功能上遇到了一些问题…
    • Answered

  • [参考译文] DP83640：有关 DP83640的一些问题

    已解决
    Other Parts Discussed in Thread: DP83640 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/829553/dp83640-some-questions-about-dp83640 器件型号： DP83640 大家好、 我的客户正在使用 DP83640来支持…
    • Answered

  • [参考译文] DP83640：IMX7D MII 器件树

    已解决
    Other Parts Discussed in Thread: DP83640 , USB-2-MDIO 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1025823/dp83640-imx7d-mii-device-tree 器件型号： DP83640 主题中讨论的其他器件： USB-2…
    • Answered

  • DP83640: 芯片工作不正常，配置引脚上下拉无法生效

    已解决
    Part Number: DP83640 如题，芯片工作不正常，配置引脚上下拉无法生效，具体提现在测量配置引脚的电平时，明明上拉的引脚却是低电平，9个上拉电阻，只有4个正常上拉，剩下5个均为低电平（此处详见附图），且模式确实也未配置正确，本设计配置模式为RMII Master模式，PHYADDR配置为00001，因此配置COL、RX_DV、TXD3均上拉，但测量电平仅TXD3为高电平，其余两个均为低电平，且配置均未生效，求大佬解惑 原理图部分如下：

  • [参考译文] DP83640：在时钟芯片 dp83640能够#39；t 获得传输时间戳的问题上

    Other Parts Discussed in Thread: DP83640 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/867847/dp83640-on-the-problem-that-the-clock-chip-dp83640-can-t-get-the-transmission…

  • RE: DP83640芯片运行相关问题

    您好，电路按照EVM的话是没问题的，时钟芯片不能运行，那么DP83640的各个引脚电压正常吗？

  • RE: DP83640-EVKRMII模式配置

    您好，请参考这个帖子， e2e.ti.com/.../953508 问题和您的问题类似，两块DP83640 demo，一块做主，一块做从，里面给出了详细的配置； 1. Write 0x0000 to PHYCR2 (Page 0 Reg 0x1C) in Master DP83640 to enable CLK_OUT 2. Write 0x2000 to PHYCR2 (Page 0 Reg 0x1C) in Slave DP83640 to enable CLK_OUT and Enable…

未找到您搜索的内容？发布一个新问题吧。