搜索提示
找到 33 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] DS92LX1622：MIPI 串行器 FPD-3至 ChannelLink III 解串器兼容性

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 大家好、Daniele、 您可以将以下 SER 与 DS92LX1622解串器结合使用。 但是、所有这些器件都比 DS92LX1621旧。 DS92LX2121、 DS92LV2411、DS92LV2421 ……等 同样、还有其他解串器、但它们比 DS92LX1622更旧。 DS92LX2122、 DS92LV2412、DS92LV2422 ……等等 因此、如果可能、我建议您 重新设计您的双面…

  • DS90UB926QSEVB: 如果没有I2C支持设置参数，能否实现基本功能 ？

    TI 认为已经解决
    Part Number: DS90UB926QSEVB Other Parts Discussed in Thread: DS92LV2422 , DS92LV2421 想用DS90UB925Q与DS90UB926Q把LVTTL视频信号通过STP长距离传输，并从接受端端回传简单的诊断信号。 由于不能提供I2C协议接口，想把UART的TX,RX数据通过 DS90UB925Q/DS90UB926Q的GPIO接口发送与接收。如果仅仅靠一些引脚置高，低电平是否可以正确配置实现基本功能？包括传输显示数据，回传UART数据…
    • Answered

  • [参考译文] LV24EVK01：用户指南

    已解决
    Other Parts Discussed in Thread: LV24EVK01 , DS92LV2422 , DS92LV2421 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1030862/lv24evk01-user-s-guide 器件型号： LV24EVK01 主题中讨论的其他器件…
    • Answered

  • RE: [参考译文] DS92LV2421：BISTEN 申请查询

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Renan、您好！ 在启用2422 BIST 之前、您需要等到 DS92LV2421开始输出 BIST 模式。 您也可以使用 PDB 来控制时序。 此致、 蔡夏利

  • RE: [参考译文] DS92LV2421：LV24EVK01时钟输入

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Cem： 测量时钟信号时、您能否验证是否有正确的接地和正确的端接？ 两个时钟信号在画面中都失真。 示波器还显示频率为12.5MHz。 在第二张图片中、时钟频率正在变化、您可以看到最大值为1.4G、最小值为3.2Mhz。 请确保 FPGA 时钟输出稳定。 此致、 蔡夏利

  • DS92LV2421传输问题

    DS92LV2421支持最长的传输距离只有10m吗
    • Answered

  • RE: [参考译文] DS92LV2421：直流平衡编码器机制

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 直流平衡是为了将 FPD 链路上的直流偏移电压保持在一定的范围内。 如果偏移太大，我们将无法恢复数据。 最棒的 Jiashow

  • 請教DS92LV2421與DS92LV0421輸出資料排列問題

    有人知道這2顆輸出完整信號排列嗎? 是否如圖這樣??
    • Answered

  • RE: [参考译文] DS92LV2421：DS92LV2421/22

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你(们)好。 器件仅在 PCLK 的上升沿或下降沿对数据进行采样。 由于需要在两个边沿对与12.5MHz 时钟相对应的数据进行采样、因此使用12.5MHz 时钟作为 PCLK 时、您可能会遇到数据采样问题。 对于您的配置、我建议为 PCLK 引脚提供一个单独的时钟。 此致、 蔡夏利
    • Answered

  • RE: [参考译文] DS92LV2421：DS92LV2421 CLKIN 要求

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Kitajima-San、 我只能根据有关抖动容差的理论为您提供指导。 根据解串器输入抖动容差(第16页)= 0.9 UI (抖动频率< 2MHz)和串行器输出总抖动(第15页)= 0.28 UI (如果将两者相减、则总输入抖动容差= 0.62 UI) 根据解串器输入抖动容差(第16页)= 0.5 UI (抖动频率> 6MHz)和串行器输出总抖动(第15页)= 0.28…

未找到您搜索的内容？发布一个新问题吧。